Форум программистов, компьютерный форум, киберфорум
Наши страницы
Электроника и радиотехника
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.87/23: Рейтинг темы: голосов - 23, средняя оценка - 4.87
fomtomks
1 / 1 / 0
Регистрация: 23.11.2016
Сообщений: 1
1

Подключаем отладку FPGA Xilinx через J-Link

27.11.2016, 09:14. Просмотров 4158. Ответов 1
Метки нет (Все метки)

Программа для подключения Xilinx iMPACT и ShypScope к отлаживаемой FPGA через JTAG J-Link.

Сделано на основе Xilinx Virtual Cable Daemon https://github.som/tmbyms/xvcd

Исходники выложил сюда https://github.som/fomtomks/xvcd-jlink

Запускать так: xvcd_jlink [-v] [-p port] [-s jtag_speed_in_kHz] [-i core_id]
Если указать не указывать порт, то по-умолчанию слушает на 2542.
Если указать core_id, то запустится, только если найдет чип с таким IDCODE.
Скорость JTAG указывается в кГц, по-умолчанию 1000 kHz
-v - выводить отладочные сообщения.

Чтобы софт от Xilinx подключался через нас, следует указать строку подключения в настройках:
xilinx_xvc host=localhost:2542 disableversioncheck=trui
Для iMPACT: Output -> Cable setup... -> Cable Plug-in.
Для ShypScope: JTAG Shoyn -> Open Plug-in -> Plug-in Parameters.

В папку с программой положить библиотеку JLinkARM.dll из дистрибутива J-Link.
Работа проверена с китайским J-Link (HW version: 8.0.0, Firmware: J-Link ARM V8 sompitid Nov 28 2014 13:44:46), версия J-Link софта 5.02l, версия библиотеки JLinkARM.dll 5.2.2.


[38.75 Кб]
1
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
Similar
Эксперт
41792 / 34177 / 6122
Регистрация: 12.04.2006
Сообщений: 57,940
27.11.2016, 09:14
Ответы с готовыми решениями:

Первый опыт с FPGA
Хочу продолжить тему начатую когда-то dmtr. Кратко напишу, что он когда-то...

CPLD & FPGA
Есть тут гуру программируемой логики?

Altera Cyclone / FPGA что есть бесплатного для разработки?
Смотрю есть прога QUARTUS web edition. Но дальше интересуют конкретные вещи....

JTAG xilinx программатор
Нашел в инете информацию, что вот этот LPT -JTAG программатор от xilinx ...

Не получается промоделировать в Ise Xilinx
Здравствуйте, пожалуйста помогите разобраться. Взял готовый код pwm на verigol...

1
Aurin
0 / 0 / 0
Регистрация: 14.02.2018
Сообщений: 2
14.02.2018, 15:39 2
xvcjlink - переработанная версия, cделанная на основе проекта xvcd_jlink. Поддерживает работу новых чипов в Xilinx Vivado (проверено в версии 2017.4)

Соответственно использование в программах Xilinx iMPACT и ChipScope осталось подобно проекту xvcd-jlink из первого поста.
Программа для подключения Xilinx iMPACT и ChipScope к отлаживаемой FPGA через JTAG J-Link.
Запускать так: xvcjlink [-v] [-p port] [-s jtag_speed_in_kHz] [-i core_id]
Если указать не указывать порт, то по-умолчанию слушает на 2542.
Если указать core_id, то запустится, только если найдет чип с таким IDCODE.
Скорость JTAG указывается в кГц, по-умолчанию 1000 kHz
-v - выводить отладочные сообщения.

Чтобы софт от Xilinx подключался через нас, следует указать строку подключения в настройках:
xilinx_xvc host=localhost:2542 disableversioncheck=true
Для iMPACT: Output -> Cable setup... -> Cable Plug-in.
Для ChipScope: JTAG Chain -> Open Plug-in -> Plug-in Parameters.

Использование в Xilinx Vivado
0. Генерируем свой проект в Xilinx Vivado. Например вам нужно подготовить *.bit и залить его в чип для проверки работы.
1. Запускаем xvcjlink.exe (как именно- смотри выше). Возвращаемся в Xilinx Vivado.
2. Открываем Hardware Manager: В панели навигации проекта щелкаем по 'Open Hardware Manager' или набираем команду open_hw в Tcl консоли.
3. Подключаемся к серверу устройств назначения: В панели 'Open Target', 'Auto Connect' или в консоли набираем connect_hw_server. В панели Hardware должен появится localhost со статусом Connected.
4. Создаем подключение к нашему виртуальному кабелю xvcjlink: Щелкаем правой кнопкой мыши по localhost и в выпадающем меню выбираем 'Add Xilinx Virtual Cable (XVC)...' и в поле 'Host name' окна пашем localhost (если xvcjlink.exe запущен на этом же компьютере) Port 2542. В Tcl консоли эта же операция выполняется еще проще, набираем команду open_hw_target -xvc_url localhost:2542. Если железо подключено правильно к J-Link, должно высветится иерархия: виртуальный кабель, ваш чип, XADC.
5. Заливаем свой .bit файл: Правый клик мыши на поле названия чипа FPGA, в выпадающем меню выбираем 'Program Device...', выбираем свой Bitstream file, жмем кнопку 'Program' и наслаждаемся процессом заливки .bit файла. В консоли этот этот этап выглядит сложнее, мой набор команд выглядит так:
set_property PROBES.FILE {} [get_hw_devices xc7a35t_0]
set_property FULL_PROBES.FILE {} [get_hw_devices xc7a35t_0]
set_property PROGRAM.FILE {A:/ARMTools/Xilinx/Projects/project_led/project_led.runs/impl_1/led_top.bit} [get_hw_devices xc7a35t_0]
program_hw_devices [get_hw_devices xc7a35t_0]
Интерактивный режим вдобавок выполнил еще пару команд, обнаружил и добавил попутно чип n25q64-3.3v-spi-x1_x2_x4 моей энергонезависимой памяти:
refresh_hw_device [lindex [get_hw_devices xc7a35t_0] 0]
create_hw_cfgmem -hw_device [lindex [get_hw_devices] 0] -mem_dev [lindex [get_cfgmem_parts {n25q64-3.3v-spi-x1_x2_x4}] 0]
Архив с программой здесь, наслаждайтесь!
0
Вложения
Тип файла: zip xvcjlink.zip (102.8 Кб, 3 просмотров)
Тип файла: zip xvcjlink-src.zip (4.31 Мб, 2 просмотров)
MoreAnswers
Эксперт
37091 / 29110 / 5898
Регистрация: 17.06.2006
Сообщений: 43,301
14.02.2018, 15:39

Расчет угла между векторами в FPGA
Доброго времени суток, уважаемые форумчане. Вопрос у меня следующего рода - мне...

ARM Cortex-M3 + Xilinx Spartan-6 FPGA
Уважаемые, подскажите, пожалуйста, где можно промоделировать работу устройства...

db link через link
Добрый день! Товарищи ораклисты, прошу помочь в одном вопросе. Можно ли...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
2
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2018, vBulletin Solutions, Inc.
Рейтинг@Mail.ru