Форум программистов, компьютерный форум, киберфорум
Наши страницы
Микропроцессоры
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.80/5: Рейтинг темы: голосов - 5, средняя оценка - 4.80
all-ex-g
0 / 0 / 0
Регистрация: 21.05.2016
Сообщений: 11
1

Память и шина данных

27.07.2016, 12:38. Просмотров 976. Ответов 4
Метки нет (Все метки)

чтобы разобраться в аппаратном обеспечении читаю книгу Э.Таненбаума "архитектура компьютера". И в ходе изучения памяти и шины данных возник вопрос.

Таненбаум пишет, что ячейка - это минимальная адресуемая единица памяти, размер которой - в основном - составляет 8 бит. Но команды производят операции над 32-, 64-разрядными словами. Как я понял это обеспечивает шина данных которая имеют подходящую разрядность.

Но вот что мне не понятно:

При рассмотрении микросхем памяти, там была рассмотрена лог блок-схема памяти 4х3, откуда - как я понял - количество вентилей памяти(в примере D-триггер) в ячейке определяет количество информационных линий. Но если ячейка 8-битная, то и информационных линий 8. В общем мне не понятно как 8-битная ячейка согласуется с 32-,64-разрядными шинами данных, предназначенных для выполнения операций чтения/записи соответствующего размера слов в рамках одного цикла.

если возможно, подскажите, пожалуйста, чего я не понимаю)

P.S извиняюсь, если ошибся темой. так и не понял где точно нужно задать этот вопрос.
0
Similar
Эксперт
41792 / 34177 / 6122
Регистрация: 12.04.2006
Сообщений: 57,940
27.07.2016, 12:38
Ответы с готовыми решениями:

Многоканальная шина для Altium Designer
Всех с праздником! Уже битый час мучаюсь с одной штукой. Делаю многоканальную...

Шина данных AT91
Здравствуйте! Делаю проект в IAR EW для AT91RM9200. У контроллера имеется шина...

Процессор AMD Athlon II X4 635 и шина данных
Процессор AMD Athlon II X4 635 имеет очень хорошую тактовою частоту 2,9 Ghz, но...

Внешняя память PIC: как нарастить внутреннюю память данных?
Я только начал разбираться с ПИКами и пока не все понимаю. Мне нужно...

CAN - шина
Здравствуйте. Есть люди - человеки, кто разбирается в CAN шине, отзовитесь,...

4
Grey
Тутошний я
1690 / 858 / 150
Регистрация: 03.11.2009
Сообщений: 2,588
Записей в блоге: 1
29.07.2016, 18:20 2
а что тебе мешает взять 4 или 8 таких ячеек?
0
ValeryS
Модератор
7404 / 5602 / 710
Регистрация: 14.02.2011
Сообщений: 19,056
Завершенные тесты: 1
29.07.2016, 19:10 3
Цитата Сообщение от all-ex-g Посмотреть сообщение
В общем мне не понятно как 8-битная ячейка согласуется с 32-,64-разрядными шинами данных,
8+8 =16
8+8+8+8=32
ну и так далее
Цитата Сообщение от all-ex-g Посмотреть сообщение
размер которой - в основном - составляет 8 бит.
не факт у ARM 32бита
вообще говорить о шине в отрыве от процессора глупо
например петеиумы на 64 байта
имеют один тот же регистр, с разной разрядностью, просто используется часть регистра
RAX 64 битный регистр
EAX 32 битный
AX 16 битный
AL,AH 8 битные, старший и младший
вот их организация
RAX_________
-----EAX_____
----------AX__
----------AHAL
0
Voland_
1679 / 1024 / 97
Регистрация: 04.01.2010
Сообщений: 3,434
08.08.2016, 15:11 4
Цитата Сообщение от all-ex-g Посмотреть сообщение
В общем мне не понятно как 8-битная ячейка согласуется с 32-,64-разрядными шинами данных, предназначенных для выполнения операций чтения/записи соответствующего размера слов в рамках одного цикла.
Ну, насколько я понимаю, "цикл" вы имеете ввиду работу процессора от одной команды к другой? или цикл - это такт?
Если первое, то тут все нормально - на шину данных по очереди вываливаются данные из одного буфера (скажем, 16 бит) и кладутся в другой буфер или происходит вычисление. Однако, имея шину в 8 бит, редко когда процессор имеет регистры больше 16ти - это просто не выгодно, т.к. шина становится узким местом. Может и есть такие процессоры, но я их таких не знаю.
Это значит, что к примеру, если какая-то 8ми битная команда на восьми битном процессоре выполняется за 1-2 такта (например, на полутактах), один такт читаем - другой, пишем (сильно зависит от архитектуры), то в случае с 16ти битными данными мы будем два раза читать и два раза писать, в обычном случае. Все остальные наращивания битности выполняются программными методами.
0
Papayaved
75 / 75 / 8
Регистрация: 24.09.2015
Сообщений: 335
12.08.2016, 10:14 5
all-ex-g, у микросхем памяти есть сигналы Byte Enable, они же есть и на шине компьютера и шине PCI. Чтобы компьютер мог адресовать по-байтно. Если это не реализовано, то приходится читать 32x/64x значение, изменять нужные биты и записывать обратно.
0
12.08.2016, 10:14
MoreAnswers
Эксперт
37091 / 29110 / 5898
Регистрация: 17.06.2006
Сообщений: 43,301
12.08.2016, 10:14

AVR и шина CAN
Пришло время приступить к освоению CAN! Поделитесь знаниями о том как...

Отказывает шина
Здравсьте, вообщем у меня проблема: в произвольный момент времени намертво...

LIN-Шина
Доброго времени суток! Кто нибудь работал с Lin интерфейсом?


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
5
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2019, vBulletin Solutions, Inc.
Рейтинг@Mail.ru