Форум программистов, компьютерный форум, киберфорум
Наши страницы
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.50/6: Рейтинг темы: голосов - 6, средняя оценка - 4.50
Simple_
0 / 0 / 0
Регистрация: 18.10.2016
Сообщений: 2
#1

Quartus Prime симуляция

18.10.2016, 19:18. Просмотров 1078. Ответов 3
Метки нет (Все метки)

Здравствуйте. Уже неделю бьюсь с такой проблемой: приобрел cyclone 4 EP4CE6, скачал Quartus Prime, установил, написал первую программу на Verilog (1 пину присваивается значение 2го), попытался сделать симуляцию и тут возникли проблемы.
Выставляю значение 1го пина и нажимаю Run Functional Simulation, появляется окно в котором процесс доходит до
**** Generating the functional simulation netlist **** и на этом останавливается.

Код

C
1
2
3
4
5
module fprj (in, out);
input in;
output out;
assign out=in;
endmodule

Есть варнинги:

Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

Warning (332068): No clocks defined in design.

Подскажите что делать.
0
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
Similar
Эксперт
41792 / 34177 / 6122
Регистрация: 12.04.2006
Сообщений: 57,940
18.10.2016, 19:18
Ответы с готовыми решениями:

Quartus. Симуляция
Только начал знакомство с данной программой, но застрял на этапе построения...

Сумматор в Quartus II
Здравствуйте, помогите пожалуйста, нужна простая программка для сумматора в...

Ошибка в Quartus II
В Quartus II на каждом проекте выбивает ошибку Current module quartus_sta ended...

Quartus, многоразрядные слова (6*3)
Синтезировать схему запоминающего устройства для нескольких многоразрядных слов...

Задержка на схеме в Quartus
Объясните кто понимает чему равна задержка на данной схеме

3
Shamrel
79 / 78 / 15
Регистрация: 11.03.2016
Сообщений: 197
19.10.2016, 11:22 #2
А что вы, собственно, симулировать собрались? 15-ым Квартусом я еще пока не пользовался, но судя по предупреждениям, вы пытались осуществить временной анализ, но не были настроены должным образом констрейны -- не описаны правила расположения синтезируемых функциональных блоков на кристалле. Оно вам пока не нужно. Когда для вас станет важен не только функционал схемы, но и ее быстродействие, тогда познакомитесь с этим инструментарием (пишите в форуме, помогу).

Что вы ожидаете от симуляции? Может быть, если у вас уже на руках есть плата с ПЛИС, то стоит попробовать проверить программу в железе?
Для совсем новичков у меня есть статья: Пишем "демку" для LESO2 на Verilog .
1
Simple_
0 / 0 / 0
Регистрация: 18.10.2016
Сообщений: 2
19.10.2016, 22:27  [ТС] #3
Так об этом я и пишу, что я запуская функциональную симуляцию НЕ временную, и она зависает на создании нетлиста, ошибок нет, кроме варнингов

Добавлено через 1 час 24 минуты
Поставил 13ю версию все заработало, хотя варнинги те же самые вылазят, возможно в 15 версии есть доп. настройки о которых я не знал. Спасибо вам за ответ, ваши статьи обязательно прочитаю.
0
Shamrel
79 / 78 / 15
Регистрация: 11.03.2016
Сообщений: 197
20.10.2016, 04:23 #4
Критический варнинг исчезнет если создать и добавить в проект файл *.sdc.
А обычные варнинги читать, конечно, нужно, но так или иначе с некоторыми придется мириться, главное понимать, что они означают и иметь их ввиду.
0
MoreAnswers
Эксперт
37091 / 29110 / 5898
Регистрация: 17.06.2006
Сообщений: 43,301
20.10.2016, 04:23

Quartus. ОЗУ на VHDL
Написал в Quartus озу на Vhdl, но проект, компилируется очень долго (при...

Задержка времени в Quartus II
Нужно реализовать задержку на включение и выключения двигателя! Как это...

Построение схемы в Quartus
Как построить такую схему в Quartus.


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
4
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2018, vBulletin Solutions, Inc.
Рейтинг@Mail.ru