|
0 / 0 / 0
Регистрация: 11.05.2016
Сообщений: 52
|
|
| 1 | |
Создание структурных моделей VHDL16.12.2018, 17:24. Показов 657. Ответов 0
Метки нет (Все метки)
Разрядность регистра задать через generic-константу. Для создания n копий компонентов использовать оператор generate. Пример реализации JK-триггера представлен листингом ниже. Код
library IEEE; use IEEE.std_logic_1164.all; entity JKFF is port (SN, RN, J, K, CLK: in std_logic; Q, QN : out std_logic); end JKFF; architecture JKFF1 of JKFF is signal Qin: std_logic; begin process (SN, RN, CLK) begin if RN = '0' then Qin <= '0'; -- сброс в 0 elsif SN = '0' then Qin<= '1'; -- установка в 1 elsif CLK = '0' and CLK'event then Qin<=(J and not Qin) or (not K and Qin); end if; end process ; Q<=Qin; QN <= not Qin; end JKFF1 ;
0
|
|
(| 16.12.2018, 17:24 | |
|
Ответы с готовыми решениями:
0
Выдает ошибку Error: VLM_0040: VHDL unit cannot be compiled as the target library name is not a legal VHDL identifier Создание структурных типов и др Как создать класс в консоли в котором будет выполнятся создание, добавление, удаление структурных данных? Создание 3d моделей |
| 16.12.2018, 17:24 | |
| 16.12.2018, 17:24 | |
|
Помогаю со студенческими работами здесь
1
Правильное создание моделей Создание 3-D моделей в формате .x Создание информационных моделей Создание 3д графиков, моделей Создание формы из 2-х связных моделей Создание 3D моделей через TeeChart Создание псевдо-3D-моделей людей. Искать еще темы с ответами Или воспользуйтесь поиском по форуму: |
|
