Форум программистов, компьютерный форум, киберфорум
Наши страницы
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
 
Рейтинг: Рейтинг темы: голосов - 26, средняя оценка - 4.96
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
#1

Xilinx. Перевод из 2-ой системы в десятичную и наоборот - Программируемая логика

19.04.2012, 08:36. Просмотров 3616. Ответов 18
Метки нет (Все метки)

подскажите как это сделать..
http://www.cyberforum.ru/csharp-beginners/thread1450425.html
0
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
Similar
Эксперт
41792 / 34177 / 6122
Регистрация: 12.04.2006
Сообщений: 57,940
19.04.2012, 08:36
Я подобрал для вас темы с готовыми решениями и ответами на вопрос Xilinx. Перевод из 2-ой системы в десятичную и наоборот (Программируемая логика):

Перевод числа из двоичной системы в десятичную или наоборот
Помогите написать прогу которая переводчит число из двоичной системы в...

Перевод числа из двоичной системы счисления в десятичную и наоборот
составить программу, которая позволяет перевести числа из двоичной системы...

Перевод числа из двоичной системы в десятичную или наоборот
Нужно написать программу переводящую числа из двоичной в десятеричную систему...

Перевод из двоичной системы счисления в десятичную или наоборот с массивом
class Program { static void Main(string args) { ...

Перевод чисел разделенных пробелами из шестнадцатеричной системы счисления в десятичную и наоборот
Приветствую всех В столбце A в разных ячейках написаны числа в...

18
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
19.04.2012, 09:37 #2
...подсказываю:
1- http://www.cyberforum.ru/electronics/thread526610.html
2-
Наумкина Л. Г. Цифровая схемотехника. Конспект лекций по дисциплине "Схемотехника"

Название: цс.jpg
Просмотров: 414

Размер: 6.4 Кб

ПРЕДИСЛОВИЕ
ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ
ТЕМА 1
ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
1.1. Основные классификационные признаки интегральных схем
1.2. Логические элементы интегральных схем
1.3. Основные характеристики и параметры базовых логических элементов серии интегральных схем транзисторно-транзисторной логики (ТТЛ)
1.4. Базовые логические интегральные схемы различных логик
1.5. Последовательность действий при проектировании любого цифрового устройства
1.6. Применение логических элементов
ТЕМА 2
ТРИГГЕРЫ
2.1. Основные параметры триггера
2.2. Асинхронные триггеры
2.3. Синхронные триггеры
2.4. Стандартные триггеры
2.5. Применение триггеров
ТЕМА 3
ПЕРЕСЧЁТНЫЕ СХЕМЫ И ДЕЛИТЕЛИ
3.1. Основные параметры и классификационные признаки счётчиков электрических импульсом
3.2. Асинхронный счётчик на суммирование
3.3. Асинхронный счетчик на вычитание
3.4. Асинхронные счётчики с параллельным переносом
3.5. Реверсивный счётчик
3.6. Счётчики с произвольным коэффициентом пересчёта на базе ИС счетчиков
3.7. Основные методы борьбы с «гонками»
3.8. Делитель частоты с искусственным порядком счета
3.9. Счетчики с недвоичным кодированием
3.10. Состав серий ИС по счетчикам
ТЕМА 4
РЕГИСТРЫ
4.1. Классификационные признаки регистров
4.2. Параллельный регистр
4.3. Регистр сдвига (последовательный регистр)
4.4. Универсальный регистр
4.5. Способ наращиваемости регистров
4.6. Функциональные узлы на базе регистров
ТЕМА 5
КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ БЕЗ ПАМЯТИ
5.1. Дешифратор/демультиплексор (DC/DMX)
5.2. Мультиплексоры (MUX)
5.3. Шифраторы (CD)
5.4. Кодопреобразователи (X/Y)
ТЕМА 6
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
6.1. Полусумматор и полный сумматор
6.2. Способы суммирования операндов
6.3. Выполнение операции вычитания на сумматорах
6.4. Одноразрядный двоично-десятичный сумматор
6.5. Выполнение операций умножения и деления на сумматорах
6.6. Метод ускоренного умножения
6.7. Компаратор
6.8. Синтез канала сигнала равенства А=В
6.9. Специализированные арифметические операции
ТЕМА 7
СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ МАТРИЦАХ (ПЛМ)
7.1. Схемотехника ПЛМ
ТЕМА 8
ПАМЯТЬ
8.1. Виды памяти и её параметры
8.2. Тины постоянного запоминающего устройства
8.3. Оперативное запоминающее устройство (ОЗУ)
8.4. Сверхоперативная память (регистровая)
8.5. Флеш-память
8.6. Кэш-память
ТЕМА 9
АНАЛОГО-ЦИФРОВЫЕ И ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ
9.1. Классификация ЦАП и АЦП по принципу действия
9.2. Принципы построения цифро-аналогового преобразователя
9.3. Принципы построения АЦП
ТЕМА 10
СТРУКТУРА МИКРОПРОЦЕССОРА
СПИСОК ЛИТЕРАТУРЫ

3- HELP (cправочник) по использованию Xilinx

Xilinx. Перевод из 2-ой системы в десятичную и наоборот Xilinx. Перевод из 2-ой системы в десятичную и наоборот
Xilinx. Перевод из 2-ой системы в десятичную и наоборот Xilinx. Перевод из 2-ой системы в десятичную и наоборот
1
Вложения
Тип файла: pdf 2-10.pdf (36.2 Кб, 39 просмотров)
Тип файла: pdf 10-2.pdf (41.8 Кб, 30 просмотров)
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
20.04.2012, 00:07  [ТС] #3
Цитата Сообщение от raxp Посмотреть сообщение
...подсказываю:
1- http://www.cyberforum.ru/electronics/thread526610.html
2-
Наумкина Л. Г. Цифровая схемотехника. Конспект лекций по дисциплине "Схемотехника"

Вложение 144244

ПРЕДИСЛОВИЕ
ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ
ТЕМА 1
ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
1.1. Основные классификационные признаки интегральных схем
1.2. Логические элементы интегральных схем
1.3. Основные характеристики и параметры базовых логических элементов серии интегральных схем транзисторно-транзисторной логики (ТТЛ)
1.4. Базовые логические интегральные схемы различных логик
1.5. Последовательность действий при проектировании любого цифрового устройства
1.6. Применение логических элементов
ТЕМА 2
ТРИГГЕРЫ
2.1. Основные параметры триггера
2.2. Асинхронные триггеры
2.3. Синхронные триггеры
2.4. Стандартные триггеры
2.5. Применение триггеров
ТЕМА 3
ПЕРЕСЧЁТНЫЕ СХЕМЫ И ДЕЛИТЕЛИ
3.1. Основные параметры и классификационные признаки счётчиков электрических импульсом
3.2. Асинхронный счётчик на суммирование
3.3. Асинхронный счетчик на вычитание
3.4. Асинхронные счётчики с параллельным переносом
3.5. Реверсивный счётчик
3.6. Счётчики с произвольным коэффициентом пересчёта на базе ИС счетчиков
3.7. Основные методы борьбы с «гонками»
3.8. Делитель частоты с искусственным порядком счета
3.9. Счетчики с недвоичным кодированием
3.10. Состав серий ИС по счетчикам
ТЕМА 4
РЕГИСТРЫ
4.1. Классификационные признаки регистров
4.2. Параллельный регистр
4.3. Регистр сдвига (последовательный регистр)
4.4. Универсальный регистр
4.5. Способ наращиваемости регистров
4.6. Функциональные узлы на базе регистров
ТЕМА 5
КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ БЕЗ ПАМЯТИ
5.1. Дешифратор/демультиплексор (DC/DMX)
5.2. Мультиплексоры (MUX)
5.3. Шифраторы (CD)
5.4. Кодопреобразователи (X/Y)
ТЕМА 6
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
6.1. Полусумматор и полный сумматор
6.2. Способы суммирования операндов
6.3. Выполнение операции вычитания на сумматорах
6.4. Одноразрядный двоично-десятичный сумматор
6.5. Выполнение операций умножения и деления на сумматорах
6.6. Метод ускоренного умножения
6.7. Компаратор
6.8. Синтез канала сигнала равенства А=В
6.9. Специализированные арифметические операции
ТЕМА 7
СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ МАТРИЦАХ (ПЛМ)
7.1. Схемотехника ПЛМ
ТЕМА 8
ПАМЯТЬ
8.1. Виды памяти и её параметры
8.2. Тины постоянного запоминающего устройства
8.3. Оперативное запоминающее устройство (ОЗУ)
8.4. Сверхоперативная память (регистровая)
8.5. Флеш-память
8.6. Кэш-память
ТЕМА 9
АНАЛОГО-ЦИФРОВЫЕ И ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ
9.1. Классификация ЦАП и АЦП по принципу действия
9.2. Принципы построения цифро-аналогового преобразователя
9.3. Принципы построения АЦП
ТЕМА 10
СТРУКТУРА МИКРОПРОЦЕССОРА
СПИСОК ЛИТЕРАТУРЫ

3- HELP (cправочник) по использованию Xilinx

Вложение 144245 Вложение 144246
Вложение 144247 Вложение 144248
А в vhdl что необходимо писать?
0
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
20.04.2012, 09:51 #4
...а VHDL необходимо самому выучить. Вот тут есть несколько книжек по нему, там и примеры:
http://www.cyberforum.ru/electronics/thread526610.html
1
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
23.04.2012, 18:44  [ТС] #5
Цитата Сообщение от raxp Посмотреть сообщение
...подсказываю:
1- http://www.cyberforum.ru/electronics/thread526610.html
2-
Наумкина Л. Г. Цифровая схемотехника. Конспект лекций по дисциплине "Схемотехника"

Вложение 144244

ПРЕДИСЛОВИЕ
ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ
ТЕМА 1
ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ
1.1. Основные классификационные признаки интегральных схем
1.2. Логические элементы интегральных схем
1.3. Основные характеристики и параметры базовых логических элементов серии интегральных схем транзисторно-транзисторной логики (ТТЛ)
1.4. Базовые логические интегральные схемы различных логик
1.5. Последовательность действий при проектировании любого цифрового устройства
1.6. Применение логических элементов
ТЕМА 2
ТРИГГЕРЫ
2.1. Основные параметры триггера
2.2. Асинхронные триггеры
2.3. Синхронные триггеры
2.4. Стандартные триггеры
2.5. Применение триггеров
ТЕМА 3
ПЕРЕСЧЁТНЫЕ СХЕМЫ И ДЕЛИТЕЛИ
3.1. Основные параметры и классификационные признаки счётчиков электрических импульсом
3.2. Асинхронный счётчик на суммирование
3.3. Асинхронный счетчик на вычитание
3.4. Асинхронные счётчики с параллельным переносом
3.5. Реверсивный счётчик
3.6. Счётчики с произвольным коэффициентом пересчёта на базе ИС счетчиков
3.7. Основные методы борьбы с «гонками»
3.8. Делитель частоты с искусственным порядком счета
3.9. Счетчики с недвоичным кодированием
3.10. Состав серий ИС по счетчикам
ТЕМА 4
РЕГИСТРЫ
4.1. Классификационные признаки регистров
4.2. Параллельный регистр
4.3. Регистр сдвига (последовательный регистр)
4.4. Универсальный регистр
4.5. Способ наращиваемости регистров
4.6. Функциональные узлы на базе регистров
ТЕМА 5
КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ БЕЗ ПАМЯТИ
5.1. Дешифратор/демультиплексор (DC/DMX)
5.2. Мультиплексоры (MUX)
5.3. Шифраторы (CD)
5.4. Кодопреобразователи (X/Y)
ТЕМА 6
АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА
6.1. Полусумматор и полный сумматор
6.2. Способы суммирования операндов
6.3. Выполнение операции вычитания на сумматорах
6.4. Одноразрядный двоично-десятичный сумматор
6.5. Выполнение операций умножения и деления на сумматорах
6.6. Метод ускоренного умножения
6.7. Компаратор
6.8. Синтез канала сигнала равенства А=В
6.9. Специализированные арифметические операции
ТЕМА 7
СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ МАТРИЦАХ (ПЛМ)
7.1. Схемотехника ПЛМ
ТЕМА 8
ПАМЯТЬ
8.1. Виды памяти и её параметры
8.2. Тины постоянного запоминающего устройства
8.3. Оперативное запоминающее устройство (ОЗУ)
8.4. Сверхоперативная память (регистровая)
8.5. Флеш-память
8.6. Кэш-память
ТЕМА 9
АНАЛОГО-ЦИФРОВЫЕ И ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ
9.1. Классификация ЦАП и АЦП по принципу действия
9.2. Принципы построения цифро-аналогового преобразователя
9.3. Принципы построения АЦП
ТЕМА 10
СТРУКТУРА МИКРОПРОЦЕССОРА
СПИСОК ЛИТЕРАТУРЫ

3- HELP (cправочник) по использованию Xilinx

Вложение 144245 Вложение 144246
Вложение 144247 Вложение 144248
показал преподователю то что вы посоветовали..он сказал что это очень сложно..к этой схеме необходимо подключить большое количество семисегментов..нам,он сказал,это все необходимо сделать на семисегменте,поменяв ее немного..как вы сказали очень сложно,и если доделывать ее,необходимо знать пункты которые мы не изучали и врядли будем изучать,все должно быть намного проще...((
0
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
23.04.2012, 21:26 #6
...сложно? Сочувствую вашему преподавателю . Этот шифратор (или дешифратор) реализован всего лишь в одном маленьком корпусе и даже не МК и применяются они еще со времен развития цифровой техники как начинающими, так и профессионалами, никто не жаловался.

На VHDL конечно проще. Но несмотря на совет обратиться к литературе, вы этого не сделали, а ведь там были примеры кода таких преобразователей.

p.s.: к слову, если речь зашла о выводе на семисегментники, то промежуточные операции преобразования 2-10 можно опустить и сразу зажигать нужное:
C
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
module decoder_7seg (BCD, segA, segB, segC, segD, segE, segF, segG, segDP);
 
 input [3:0] BCD;
 output segA, segB, segC, segD, segE, segF, segG, segDP;
 reg [7:0] SevenSeg;
 always @(BCD)
 case(BCD)
 4'h0: SevenSeg = 8'b11111100;
 4'h1: SevenSeg = 8'b01100000;
 4'h2: SevenSeg = 8'b11011010;
 4'h3: SevenSeg = 8'b11110010;
 4'h4: SevenSeg = 8'b01100110;
 4'h5: SevenSeg = 8'b10110110;
 4'h6: SevenSeg = 8'b10111110;
 4'h7: SevenSeg = 8'b11100000;
 4'h8: SevenSeg = 8'b11111110;
 4'h9: SevenSeg = 8'b11110110;
 4'b1111: SevenSeg = 8'b11000000;
 default: SevenSeg = 8'b00000000;
 endcase
 
 assign {segA, segB, segC, segD, segE, segF, segG, segDP} = SevenSeg;
 endmodule
(тега VHDL не нашел)
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
23.04.2012, 22:39  [ТС] #7
преобразователь должен выводиться на саму микросхему,в даном случае у нас Spartan,с имеющим в нем семисегментом..
0
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
23.04.2012, 23:17 #8
...и в чем проблема? Какое количество макроблоков в вашей ПЛИС?
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
23.04.2012, 23:56  [ТС] #9
Цитата Сообщение от raxp Посмотреть сообщение
...и в чем проблема? Какое количество макроблоков в вашей ПЛИС?
а как посмотреть сколько макроблоков? у нас схема spartan3E(см.фото)
0
Миниатюры
Xilinx. Перевод из 2-ой системы в десятичную и наоборот  
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
24.04.2012, 04:45 #10
...это плата, дайте полное наименование ПЛИС.
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
24.04.2012, 17:27  [ТС] #11
Цитата Сообщение от raxp Посмотреть сообщение
...это плата, дайте полное наименование ПЛИС.
вот такая...
0
Миниатюры
Xilinx. Перевод из 2-ой системы в десятичную и наоборот  
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
24.04.2012, 17:29  [ТС] #12
DL-BASYS2-100 – отладочная плата компании Digilent на базе ПЛИС семейства Spartan-3E XC3S100E c емкостью 100 000 вентилей.
0
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
24.04.2012, 18:46 #13
...на ней внутри микропроцессор сэмулировать внутри с PCI ядром можно, пусть препод не плачется. Влезет.
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
24.04.2012, 19:22  [ТС] #14
даные вами схемы для перевода чисел их необходимо соединить вместе,я как понял их надо соединить со схемой семисегмента,но по расказу препода,этих схем будет не одно количество..
0
Миниатюры
Xilinx. Перевод из 2-ой системы в десятичную и наоборот  
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
24.04.2012, 19:38 #15
хм... вы не слушаете, я вам дал внутренности готового макроблока, это библиотечный элемент (аналог физического), он есть в ISE Xilinx.

Создайте проект, выберите вашу XC3S100E, киньте на лист один такой шифратор D4_16 или дешифратор X74_147, соедините со входами и выходами, запустите компиляцию и посмотрите отчет сколько места занял весь проект. Вы будете удивлены

но по расказу препода,этих схем будет не одно количество
а препод слышал про динамическую индикацию?

p.s.: и кстати, не нравится схемное решение, сделайте на VHDL, пример и литература есть ...чего ждем?
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
24.04.2012, 19:51  [ТС] #16
Цитата Сообщение от raxp Посмотреть сообщение
хм... вы не слушаете, я вам дал внутренности готового макроблока, это библиотечный элемент (аналог физического), он есть в ISE Xilinx.

Создайте проект, выберите вашу XC3S100E, киньте на лист один такой шифратор D4_16 или дешифратор X74_147, соедините со входами и выходами, запустите компиляцию и посмотрите отчет сколько места занял весь проект. Вы будете удивлены

а препод слышал про динамическую индикацию?

p.s.: и кстати, не нравится схемное решение, сделайте на VHDL, пример и литература есть ...чего ждем?
дак главная проблема и есть соединить со входами и выходами,лично я не представляю ни малейшего предположения как это сделать..=(
0
raxp
10180 / 6563 / 491
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
24.04.2012, 20:20 #17
...стоп, а открыть справочную систему ISE разве не пробовали? Бегом вкуривать. Пояснять то, что и так расписано в HELP-е форума не хватит.

p.s.: из библиотеки тянете блок INP и IBUF, OUTP и OBUF ...это самые простые вариации без управления и подтяжки ...вообще, сначала рисуете алгоритм, потом схему.
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
16.05.2012, 23:27  [ТС] #18
почитал,написал для перевода с десятичной в двоичную:

C
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    21:36:26 05/16/2012 
-- Design Name: 
-- Module Name:    te_tw - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
 
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
 
entity te_tw is
    Port ( a : in  STD_LOGIC_VECTOR (3 downto 0);
           b : in  STD_LOGIC_VECTOR (3 downto 0);
           c : in  STD_LOGIC_VECTOR (3 downto 0);
           result : out  STD_LOGIC_VECTOR (9 downto 0));
end te_tw;
 
architecture Behavioral of te_tw is
signal sum1 : std_logic_vector (9 downto 0);
signal sum2 : std_logic_vector (9 downto 0);
signal sum3 : std_logic_vector (9 downto 0);
signal sum4 : std_logic_vector (9 downto 0);
signal sum5 : std_logic_vector (9 downto 0);
signal sum6 : std_logic_vector (9 downto 0);
 
begin
 sum1 (9 downto 0) <= "000000" & c (3 downto 0);
 sum2 (9 downto 0) <= "00000" & b (3 downto 0) & "0";
 sum3 (9 downto 0) <= "000" & b (3 downto 0) & "000";
 sum4 (9 downto 0) <= "0000" & a (3 downto 0) & "00";
 sum5 (9 downto 0) <= "0" & a(3 downto 0) & "00000";
 sum6 (9 downto 0) <= a(3 downto 0) & "000000";
 
result <=sum1 + sum2 + sum3 + sum4 +sum5 +sum6;
 
end Behavioral;
но когда создал bitовский файл:
NET "sw<0>" LOC="P11";
NET "sw<1>" LOC="L3";
NET "sw<2>" LOC="K3";
NET "sw<3>" LOC="B4";

NET "an<0>" LOC="K14";
NET "an<1>" LOC="M13";
NET "an<2>" LOC="J12";
NET "an<3>" LOC="F12";

NET "seg<0>" LOC="L14"; #a
NET "seg<1>" LOC="H12"; #b
NET "seg<2>" LOC="N14"; #c
NET "seg<3>" LOC="N11"; #d
NET "seg<4>" LOC="P12"; #e
NET "seg<5>" LOC="L13"; #f
NET "seg<6>" LOC="M12"; #g

выдает ошибку:

ERROR:ConstraintSystem:59 - Constraint <NET "sw<0>" LOC="P11";> [param.ucf(1)]:
NET "sw<0>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "sw<1>" LOC="L3";> [param.ucf(2)]:
NET "sw<1>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "sw<2>" LOC="K3";> [param.ucf(3)]:
NET "sw<2>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "sw<3>" LOC="B4";> [param.ucf(4)]:
NET "sw<3>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "an<0>" LOC="K14";> [param.ucf(6)]:
NET "an<0>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "an<1>" LOC="M13";> [param.ucf(7)]:
NET "an<1>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "an<2>" LOC="J12";> [param.ucf(8)]:
NET "an<2>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "an<3>" LOC="F12";> [param.ucf(9)]:
NET "an<3>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<0>" LOC="L14";>
[param.ucf(11)]: NET "seg<0>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<1>" LOC="H12";>
[param.ucf(12)]: NET "seg<1>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<2>" LOC="N14";>
[param.ucf(13)]: NET "seg<2>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<3>" LOC="N11";>
[param.ucf(14)]: NET "seg<3>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<4>" LOC="P12";>
[param.ucf(15)]: NET "seg<4>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<5>" LOC="L13";>
[param.ucf(16)]: NET "seg<5>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
ERROR:ConstraintSystem:59 - Constraint <NET "seg<6>" LOC="M12";>
[param.ucf(17)]: NET "seg<6>" not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
почему так? что в бите писать взял с документации микросхемы..

Добавлено через 31 минуту
а если задать:
NET "result<7>" LOC = "G1" ; # Bank = 3, Signal name = LD7
NET "result<6>" LOC = "P4" ; # Bank = 2, Signal name = LD6
NET "result<5>" LOC = "N4" ; # Bank = 2, Signal name = LD5
NET "result<4>" LOC = "N5" ; # Bank = 2, Signal name = LD4
NET "result<3>" LOC = "P6" ; # Bank = 2, Signal name = LD3
NET "result<2>" LOC = "P7" ; # Bank = 3, Signal name = LD2
NET "result<1>" LOC = "M11" ; # Bank = 2, Signal name = LD1
NET "result<0>" LOC = "M5" ; # Bank = 2, Signal name = LD0
будут гореть только светодиоды..
а как сделать так чтобы на 4х sw задаем двоичный код цифр от 0 до 9 и чисел от 10 до 16(0000,0001,0010...и тд) и выводим на семисегмент именно двоичный код чисел о до 16..задейственны все четыре индикатора на семисегменте..
0
3kivan
0 / 0 / 0
Регистрация: 20.05.2010
Сообщений: 30
21.05.2012, 13:43  [ТС] #19
фото как должно быть
0
Миниатюры
Xilinx. Перевод из 2-ой системы в десятичную и наоборот  
21.05.2012, 13:43
MoreAnswers
Эксперт
37091 / 29110 / 5898
Регистрация: 17.06.2006
Сообщений: 43,301
21.05.2012, 13:43
Привет! Вот еще темы с решениями:

Перевод числа из двоичной в десятичную и наоборот.
Помогите пожалуйста написать прогу перевода числа из двоичной системы...

Перевести число из двоичной системы счисления в десятичную и наоборот
Помогите пожалуйста найти ошибки в программе, задание: составить программу,...

Перевод чисел из двоичной в десятичную систему счисления и наоборот. Буду благодарен
Помогите сделает. В калькуляторе нужно добавить две кнопки: перевод чисел из...

Перевод из двоичной системы в десятичную
Здравствуйте. Задание состоит в том,что рандомно дается три числа в десятичной...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
19
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2018, vBulletin Solutions, Inc.
Рейтинг@Mail.ru