Форум программистов, компьютерный форум, киберфорум
Наши страницы
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.88/25: Рейтинг темы: голосов - 25, средняя оценка - 4.88
mainez
0 / 0 / 0
Регистрация: 10.04.2017
1

Сумматор в Quartus II

22.05.2012, 13:55. Просмотров 4595. Ответов 3
Метки нет (Все метки)

Здравствуйте, помогите пожалуйста, нужна простая программка для сумматора в quartus2 с описанием. Заранее спасибо.
0
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
Similar
Эксперт
41792 / 34177 / 6122
Регистрация: 12.04.2006
Сообщений: 57,940
22.05.2012, 13:55
Ответы с готовыми решениями:

Накапливающий сумматор в Quartus II
Необходимо построить накапливающий сумматор. Возможно ли сделать это на базе...

Вывод результата на семисегментный индикатор (quartus 2,сумматор)
Доброго дня!Если кто может помочь буду признателен. Есть 8 битный сумматор на...

32 разрядный сумматор
Помогите написать програму на Max+plus 2 32-х разрядного сумматора

4-х разрядный сумматор на И-НЕ
Киньте принципиальную схему или подскажите литературу в какой можно посмотреть.

4-х разрядный сумматор
схема 4 разрядного сумматора на логических элементах. помогите составить. ...

3
raxp
10185 / 6568 / 492
Регистрация: 28.12.2010
Сообщений: 21,166
Записей в блоге: 1
22.05.2012, 14:33 2
...практический пример: Пошаговая инструкция для Quartus II: сделаем сумматор.

p.s.: очень плохо, что вы не пользуетесь встроенной справкой квартуса.
1
mainez
0 / 0 / 0
Регистрация: 10.04.2017
23.05.2012, 14:58 3
я видел эту статью)только мне нужен не графический вариант, а на VHDL программка
0
PaVLLeTTo
14 / 14 / 0
Регистрация: 13.05.2010
Сообщений: 139
28.05.2012, 11:28 4
4-х разрядный сумматор
C
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
library ieee;
use ieee.std_logic_1164.all;
 
entity add4 is
port(a,b:in bit_vector(3 downto 0); 
s:out bit_vector(3 downto 0);
c : out bit);
end add4;
 
architecture structural of add4 is
component add1
port(a1,b1:in BIT;c1,s1:out BIT);
end component;
component add11
port (c1,a2,b2:in BIT; c2,s2:out BIT);
end component;
signal c_in: bit_vector(2 downto 0);
begin
p0: add1
port map(a1=>a(0),b1=>b(0),c1=>c_in(0),s1=>s(0));
p1: add11
port map(c1=>c_in(0),a2=>a(1),b2=>b(1),c2=>c_in(1),s2=>s(1));
p2: add11
port map(c1=>c_in(1),a2=>a(2),b2=>b(2),c2=>c_in(2),s2=>s(2));
p3: add11
port map(c1=>c_in(2),a2=>a(3),b2=>b(3),c2=>c,s2=>s(3));
end structural;
1
MoreAnswers
Эксперт
37091 / 29110 / 5898
Регистрация: 17.06.2006
Сообщений: 43,301
28.05.2012, 11:28

Ошибка в Quartus II
В Quartus II на каждом проекте выбивает ошибку Current module quartus_sta ended...

Quartus. Симуляция
Только начал знакомство с данной программой, но застрял на этапе построения...

Четырехразрядный двоичный сумматор
Нужно составить логическую схему полного четырехразрядного двоичного сумматора....


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
4
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2018, vBulletin Solutions, Inc.
Рейтинг@Mail.ru