Структура "железный OnKeyUp" и антидребезг в асинхронном счётчике
Показов 7742
Комментарии 5
|
Программа для симуляции схемы - Logisim Evolution В общем какое-то время отвлёкся, так было надо, теперь когда запилю это на verilog и FPGA , досоставлю заявку в ФИПС на полезную модель - не готов был только топовый модуль (ну некоторые там столько патентов наделали, мне тоже один хотя-бы не помешает), и кто-то видимо тихонько радовался что у меня всё-же есть тактовый генератор (и тогда снова вернусь к физике и симулятору). Теперь его нет (самодельного тактового генератора). На асинхронной логике можно делать абсолютно всё (включая ЭВМ любой сложности), с той поправкой, что асинхронная логика - сбоеусточивая, более быстрая, энергоэффективная. Теперь не надо выполнять действия пошагово - запускаете проект, тыцаете кнопку, схема считает сколько раз Вы тыцнули. Всё абсолютно асинхронно. Всё готово - можно проверять и рассматривать схему. Схему заменил - соединил два провода, прошу прощения у 64 человек, которые скачали схему с неполностью автоматизированным её запуском. Проект в зиппапке. Не пугайтесь, он не шестьдесят пятый, а одинадцатый, очень важно следить за версиями того что делаешь, у меня так вот с этим проектом - одинадцатый имеет номер 65. Единственное - не удержусь ещё от того, чтобы прилепить сюда схему модуля что следует сразу за кнопкой, и который выдаёт короткий сигнал единицы именно тогда, когда кто-то отпускает кнопку (Buttom Up). Электронный Button Up в данном случае состоит из RS триггера с асинхронным расключением, элемента AND и NOT . . Статистика схемы Программа Logisim Evolution Вставил антидребезг, в симуляторе работает. Файл с номером 66 . |
Размещено в Без категории
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
Всего комментариев 5
Комментарии
-
Исправил, теперь всё полностью автоматизировано. Там-то делов было - соединить два провода.Запись от Hrethgir размещена 26.04.2025 в 10:37 
-
Такая структура вместо антидребезга вполне работает. Проверил. Пока переношу проект в Verilog, точнее перенёс, но чего - то неправильно расключил где-то. Прверял диодом и триггером. Антидребезг точно работает. А вот дальше у меня где-то провода не так расключены, Где-то в изменённым модулях.
Запись от Hrethgir размещена 27.04.2025 в 21:24
-
Вставил антидребезг, в симуляторе работает. Файл с номером 66 . Сейчас буду пробовать отключать оптимиацию в IDE
Запись от Hrethgir размещена 30.04.2025 в 07:08
-
Подскажите, пожалуйста, какой у Вас алгоритм антидребезга?
По схеме ничего не понятно.Запись от FFPowerMan размещена 01.05.2025 в 13:13 
Обновил(-а) FFPowerMan 12.05.2025 в 12:32 -
Алгоритм...пока на входе единица прибавлять к некоторой переменной, начальное значение которой ноль , единицу, если на входе 0 - то эта переменная тоже становится равной нулю, как значение переменной достигло нужного порога - значит на выходе антидребезга выдать единицу. Это именно по антидребезгу. Мне алгоритмы не нравятся, любой алгоритм - это языковое описание схемы или блоксхемы, с той разницею, что по алгоритму компиляторы могут нарисовать такую схему, которая вообще не нужна никак. Например сумматор тот-же на элементах трёх состояний, но я подозреваю что у него другой алгоритм. С элементами трёх состояний там вообще другой язык нужен логического описания, стандартные - не заточены, поэтому в Verilog пользуюсь описанием структурного вида.
Сообщение от FFPowerMan
Запись от Hrethgir размещена 10.05.2025 в 22:16
Обновил(-а) Hrethgir 10.05.2025 в 22:20
Сообщение от FFPowerMan
