Moskwym
|
|
1 | |
Трассировка: FPGA+SRAM+МК на общей шине15.01.2017, 20:14. Показов 4515. Ответов 6
Метки нет (Все метки)
Привет! Прошу поделиться опытом/дать пинка на нужный ресурс.
Возникла необходимость подключить к интерфейсу внешней шины микроконтроллера одновременно два устройства - ПЛИС и память (SROM), выбор по сигналу CS Соответственно, объединяются все линии адреса, данных и управления. Длина линии с сосредоточенными параметрами (микрополосковая, фронт 3.7нс) получается около 7см, не факт что получится выдержать такие расстояния на плате. Но тогда необходимо согласование. В связи с этим вопросы: 1. Как правильно согласовать такую шину (насколько критичны "Т"-образные развилки, где ставить терминатор)? 2. Как лучше расположить компоненты на плате? PS: я новичок на форуме, извините, если что) Спасибо! |
15.01.2017, 20:14 | |
Ответы с готовыми решениями:
6
СМА Lg WD-10160NU, нет напруги на общей шине Как будет работать схема на операционном усилителе, если его вход минус подключить к общей шине В общей процедуре для нескольких DBGrid во входных данных задавать нужные номера столбцов для общей операции с ними Расчет общей суммы по полю запроса и доли значения каждой записи от общей суммы |
0 / 0 / 0
Регистрация: 06.12.2016
Сообщений: 3,113
|
|
15.01.2017, 20:28 | 2 |
А ведь можно делать и последовательное согласование с линией. ;)
Соответственно, резисторы по каждому выводу каждой микросхемы-передатчика. Вы не слишком "увлекаетесь" нормами? Про частоту сигнала ни слова.
0
|
Moskwym
|
|
15.01.2017, 21:30 | 3 |
Сообщение от u37
Сообщение от u37
Сообщение от u37
А частота шины = 100МГц |
0 / 0 / 0
Регистрация: 06.12.2016
Сообщений: 3,113
|
|
15.01.2017, 21:39 | 4 |
Сообщение от Moskwym
Сообщение от u37
Т.е. там, где передают, д.б. резистор. IMHO, 100 мег - это не та цифра, когда стоит "вздрагивать". Критерий = "длинная линия". А определение "длинной" линии следует из частоты сигнала и длины провода. )) Во всех этих расчетах основным является CLOCK (стробы). Вот их надо разводить очень аккуратно, согласовывать на концах. А остальные - требования гораздо мягче. / IMHO
0
|
Moskwym
|
|
15.01.2017, 23:45 | 5 |
Сообщение от u37
можно и на 10 Гц получить отражения, если фронт сигнала будет достаточно крутым. Здесь решают фронт и задержка в среде (эпсилон)
Сообщение от u37
Получается с двух сторон ставить резистор? Вернее даже с трех сторон - для каждого вывода каждой микросхемы. А как выбрать номинал? Правильно ли я понимаю, что последовательный резистор должен дополнять импеданс источника до 50Ом? Если да, то как определить импеданс источника (или можно допустить что он равен нулю?) |
0 / 0 / 0
Регистрация: 06.12.2016
Сообщений: 3,113
|
|
16.01.2017, 00:26 | 6 |
0
|
Moskwym
|
|
16.01.2017, 00:50 | 7 |
Сообщение от u37
|
16.01.2017, 00:50 | |
16.01.2017, 00:50 | |
Помогаю со студенческими работами здесь
7
SRAM CPLD & FPGA FPGA программирование Муки с FPGA FPGA+PWM FPGA и SSD1963 Искать еще темы с ответами Или воспользуйтесь поиском по форуму: |