Форум программистов, компьютерный форум, киберфорум
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
Другие темы раздела
Программируемая логика devstyle в xilinx sdk Приветствую! Можно ли внедрить как-то devstyle в xilinx sdk? https://www.cyberforum.ru/ programmable-logic/ thread3123978.html Программируемая логика Проблемы с передачей данных FT601 + FGPA GOWIN
Здравствуйте. Есть задача подружить плис и USB мост FT601. Пишу на VHDL. Вроде бы сделал чтобы ПЛИС писал данные в порт и с компа запрашиваю их. Но есть какие то непонятные нюансы. Вот сам код модуля отправки: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.numeric_std.all;
Программируемая логика Lookup table синуса https://www.cyberforum.ru/ programmable-logic/ thread3120311.html
Добрый день! Я хочу реализовать DDS и для этого логично нужна таблица поиска синуса в ПЗУ, я решил взять способ представления синуса через интерполяцию из книги Титце и Шенка 1982 года (да можно CORDIC или разложение в ряды по Чебышеву или Тейлору, но мне интересно попробовать так), на вход ПЗУ будет поступать 12-и разрядное слово и на выходе тоже будет 12-и разрядное слово, АЦП 10 бит. Возник...
Программируемая логика Проектирование процессора https://www.cyberforum.ru/ programmable-logic/ thread3119409.html
Всё началось в 2019 году, когда в Logisim был выполнен эскиз процессора, пародийного на RISC. Вся суть пародии заключалась в том, что для выполнения одной эффективной операции требовалось выполнить несколько промежуточных. То есть, чтобы выполнить команду АЛУ «ADD A1,B2», нужно было: Указать состав операндов - «A,B»: Регистр-приёмник - слева, регистр-транслятор - справа Указать конкретный...
Можно ли микросхему ep4ce6e22c8N прошить как ep4ce6e22c8 Программируемая логика
N в конце обозначает отсутствие свинца внутри камня, если L - пониженное напряжение питания. В Quartus ll 13.0sp1 есть только ep4ce6e22c8 и ep4ce6e22c8L.
Программируемая логика Переписать C++ на Verilog https://www.cyberforum.ru/ programmable-logic/ thread3116121.html
Друзья, прошу помощи! Нужно переписать кусок кода С++ на Verilog как можно скорее. Возможна замена считывания со строки на входной файл, а вместо *(int*)0 = 0 можно написать вывод сообщения void function(char* str) { if (str == 'C') if (str == 'R') if (str == 'A') if (str == 'S') if (str == 'H')
Программируемая логика Красные строки https://www.cyberforum.ru/ programmable-logic/ thread3106021.html
Приветствую. При написании кода возникли проблемы (в некоторых моментах пользовался нейросетью). VHDL подписывает красным следующие строки. Общий код: library ieee; entity distribution_estimator is generic ( N : integer := 1024; -- размер буфера K : integer := 256; -- число ядерных функций M : integer := 16; -- разрядность порта F
Программируемая логика Вычитающий счетчик на JK в Multisim
Здравствуйте, мучаюсь уже несколько дней с заданием: "Собрать вычитающий счетчик на jk триггерах". Необходимо составить с коэффициентом счета 13, то есть, чтобы максимально он считал до 1100 (12), иными словами, вычитание будет циклическим, по аналогии со сдвигом, переход из 0000 будет в 1100. На схеме и файле в программе также реализовано управление вторым режимом через реверс N, но оно...
Программируемая логика Передача данных с ПЛИС на ПК через USB интерфейс Делаю цифровой логический анализатор на ПЛИС, в частности на Альтере Cyclone V, Я уже сделал Гальваническую развязку и ограничитель напряжения, по идее смогу снимать сигнал и передавать в ПЛИС, теперь надо как то передавать информацию на Компьютер через USB, Взял старый провод и припаял на 4 контакта ПЛИС, необходим способ передачи и возможно софт на компе, может кто подсказать скетч и что... https://www.cyberforum.ru/ programmable-logic/ thread3103686.html Программируемая логика Спроектировать схему триггера с соответствующей таблицей переходов https://www.cyberforum.ru/ programmable-logic/ thread3101601.html
Дали такое задание спроектировать схему триггера с соответствующей таблицей переходов. Можете подсказать как именно сделать эту схему и на что смотреть в таблице Можете хоть показать начало схемы что бы понять как его сделать.
Написать код на Verilog по схеме Программируемая логика
Помогите написать код на VERILOG схема на картинке
Программируемая логика Схема регулирования яркости семисигментного индикатора https://www.cyberforum.ru/ programmable-logic/ thread3091261.html
Здравствуйте можете пожалуйста помочь ,я только начинаю разбираться. Задание: Реализовать схему ,регулирующую яркость свечения каждого индикатора 7сегмертного индикатора отдельно посредством Dip переключателей Для каждого индикатора должно быть 4 вариации яркости
0 / 0 / 0
Регистрация: 29.12.2020
Сообщений: 28
0

Проблема с PLL - Программируемая логика - Ответ 17002418

12.08.2023, 21:05. Показов 883. Ответов 1
Метки (Все метки)

Студворк — интернет-сервис помощи студентам
При разработке VGA контроллера столкнулся с такой проблемой: при использовании PLL в качестве генератора частоты пикселя (21.175 МГц) монитор не стартует. Но если использовать

Код
always @(posedge clk0)
begin
 clk = ~clk;
end
то все работает. Почему так происходит?
http://www.tinyvga.com/vga-timing/640x480@60Hz

Вернуться к обсуждению:
Проблема с PLL Программируемая логика
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
12.08.2023, 21:05
Готовые ответы и решения:

Управление PLL
Здравствуйте! У меня есть pll HMC833LP6GE, но я никак не могу заставить её генерировать сигналы...

STM32F4Discovery PLL
Добрый день. Возник вопрос по поводу PLL. Настраиваю её следующим образом: /* Kimeral clock mode...

PLL на STM32F103RCT
Добрый день. Настраиваю PLL от внутреннего осциллятора(HSI), но сколько бы я не менял коэффициенты,...

Глюк PLL STM32F091?
Настраиваю тактирование. void SystemInit (void) { RCC->CR &= 0x0000FFFF; /* Set HSION bit */...

Синтезатор PLL на MCU
Доброго времени суток! Делаю приемник поездной радиосвязи, частота чуть выше 2МГц. И обнаружил,...

1
12.08.2023, 21:05
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
12.08.2023, 21:05
Помогаю со студенческими работами здесь

Тактирование от PLL по HSI
Тактирование от HSI, HSE, PLL\HSE проходит успешно, а от PLL\HSI не работает. Судя по асмеблерскому...

STM32f4 настройка PLL
Здравствуйте, правильно ли я понимаю, что макрос RCC->PLLCFGR |=_VAL2FLD(RCC_PLLCFGR_PLLN,255); не...

Тактироание через HSE и PLL
Здравствуйте, я новичек в программировании микроконтроллеров. Имею отладочную плату blue pill....

Выходная мощность PLL у Cyclone IV
Здравствуйте, кто-то может подсказать, какая выходная мощность у PLL Altera Cyclone IV ep4ce6 ?...

Тактирование от HSE через PLL.
Добрый день, граждане! При попытке перейти на использование внешнего кварца, словил проблему....

0
КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin
Copyright ©2000 - 2023, CyberForum.ru