Форум программистов, компьютерный форум, киберфорум
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
Другие темы раздела
Программируемая логика Девятиразрядная схема контроля четности https://www.cyberforum.ru/ programmable-logic/ thread1028435.html
написать программу девятиразрядная схема контроля чётности
Прием данных с АЦП AD7705 в ПЛИС Программируемая логика
Здравствуйте! Помогите,срочно нужно написать программу для передачи данных с AD7705 на ПЛИС. Пытаюсь-не получается,а на этой неделе сдать надо.. Буду признателен.
Программируемая логика VHDL. Задание сигналов https://www.cyberforum.ru/ programmable-logic/ thread1026465.html
Здравствуйте! Создаю небольшую программку в Xilinx, в файле, в котором нужно писать код, необходимо сделать следующее: есть 3 входа, на них с небольшой задержкой должны подаваться числа от 0 до 7 в двоичном виде: т.е. 000, 001, 010, 011, 100, 101, 110 и 111. Пишу следующее:tb : PROCESS BEGIN for x1 in 0 to 1 loop for x2 in 0 to 1 loop for x3 in 0 to 1 loop wait for 10 ns; end loop;...
Программируемая логика Накапливающий сумматор конвейерной архитектуры Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо. https://www.cyberforum.ru/ programmable-logic/ thread1025628.html
AHDL. Накапливающий сумматор Программируемая логика
Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо.
Программируемая логика Quartus. Моделирование работы шифратора кода Грея Задание:Надо синтезировать схему устройства, а именно: Преобразователь двоичного ко-да в код Грея и описать его на основе Макрофункций в Quartus. Насколько я понял чтоб построить схему преобразователя мне нужен дешифратор и шифратор, после того как я его соберу мне нужно будет описать его на основе макрофункций и чтоб он выполнял функции преобразователя двоичного ко-да в код Грея. Что в Quartus... https://www.cyberforum.ru/ programmable-logic/ thread1025224.html
Программируемая логика 8-ми разрядный сдвиговый регистр https://www.cyberforum.ru/ programmable-logic/ thread1020311.html
Здравствуйте. Нужно собрать 8 разрядный регистр с параллельным вводом и возможностью сдвига в сторону старшего разряда до появления в нем единиц. Смотрел в литературе, практически везде приводится сдвиг вправо(т.е младший разряд). Собрал со сдвигом вправо, вот прилагаю схему. Вопрос, разъясните пожалуйста, чем будет отличаться схема если сдвиг делать влево?
Программируемая логика Демультиплексор на 16 выходов
Господа, добрый вечер ;) Вот такая задача попалась: Постройте демультиплексор на 16 выходов с использованием только базовых элементов микросхем серии К155. Определить нагрузочную способность выходов построенного узла. Сравнить характеристики полученного устройства с характеристиками микросхемы – мультиплексора аналогичной серии. В общем суть понятна, но с чего начать... Может у кого...
Программируемая логика Определить число разрядов счетчика импульсов https://www.cyberforum.ru/ programmable-logic/ thread1018939.html
Здравствуйте! Помогите пожалуйста с решением задачи Применен время-импульсный метод преобразования интервала времени Δt в двоично-десятичный код. Какое минимальное число разрядов должен иметь счетчик импульсов, если частота опорных импульсов 1 МГц, а Δt = 0 – 5 мс ? Решение: Число импульсов: N = Δt*fo = 5*10-3*106 = 5000 5000 импульсов --> 212 = 4096 --> 12 разрядов ...
Программируемая логика Синтез и декомпозиция булевыми базисами Тема: Компьютерная электроника и задали задачки кто может подскажите. Реализовать на ИМС малой степени интеграции (И-НЕ) на мультиплексоре 8-1 (КП-7) булевы функции 4-х переменных. Сравнить число корпусов ИМС. 0 y = v (2,6,9,11,13,15) - удалено - Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее решения и какие результаты... https://www.cyberforum.ru/ programmable-logic/ thread1015008.html
Программируемая логика VHDL. Не определен объект верхнего уровня
Доброго времени суток! Пытаюсь написать суммирующий счетчик по модулю 10, но в процессе компиляции выскакивает ошибка: Error: Top-level design entity "wor3" is undefined Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings Error: Quartus II Full Compilation was unsuccessful. 3 errors, 0 warnings Вот то, что предшествует ошибке : Info: Running Quartus II Analysis &...
Программируемая логика Сумматор трех двухразрядных чисел Ребят,помогите собрать двухразрядный сумматор трех двоичных чисел на элементах И-ИЛИ-НЕ, у
0 / 0 / 0
Регистрация: 07.10.2010
Сообщений: 28
0

Минимизация функции - Программируемая логика - Ответ 5435296

04.12.2013, 18:22. Показов 498. Ответов 0
Метки (Все метки)

Author24 — интернет-сервис помощи студентам
Здравствуйте. Читал учебник (Алексеенко, Шагурин), и кое что не понял. Привожу картинки. Карта Карно для S'1, склейка по нулям, не понимаю как получили такой ответ(см. след. картинку). У меня такой ответ ни в какую не выходит.

Вернуться к обсуждению:
Минимизация функции Программируемая логика
Миниатюры
Минимизация функции   Минимизация функции  
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
04.12.2013, 18:22
Готовые ответы и решения:

Минимизация логической функции
Помогите сократить функцию чтобы вписать ее в микросхему, пожалуйста. ...

Минимизация средствами VHDL
Имеется 14 цифровых 8-мибитных наборов и требуется их минимизировать, какие средства VHDL применить...

Минимизация картами Карно
Помогите пожалуйста решить 1. Минимизировать логическую функцию методом карт Карно ...

Минимизация с помощью карт Карно
Подскажите пож-та как минимизировать с помощью карты карно функцию...

Минимизация карты Карно и схема к ней
Тмеется карта Карно, нужно ее минимизировать и нарисовать к ней схему.

0
04.12.2013, 18:22
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
04.12.2013, 18:22
Помогаю со студенческими работами здесь

Карты Карно. Минимизация логических функций
здравствуйте уважаемые форумчане. я не уверена в этот ли раздел форума нужно писать, так что...

Минимизация двоично-десятичного дешифратора на жесткой логике
Здравствуйте, Господа. Возник один интересный вопрос по минимизации. На рисунке представлен...

Минимизация проводов между несколькими девайсами
Зачастую требуется сократить количество проводов между мастером и периферией. И тут вот натолкнулся...

Метод штрафных функций, минимизация функции Лагранжа методами безусловной минимизации функции n- переменных
В общем написал 2 проги используя методы безусловной минимизации функции многих переменных....

Минимизация функции
я зашол в тупик с минимизацией функции подскажите что делать

0
КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin
Copyright ©2000 - 2024, CyberForum.ru