Форум программистов, компьютерный форум, киберфорум
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
Другие темы раздела
Программируемая логика Минимизация функции https://www.cyberforum.ru/ programmable-logic/ thread1028531.html
Здравствуйте. Читал учебник (Алексеенко, Шагурин), и кое что не понял. Привожу картинки. Карта Карно для S'1, склейка по нулям, не понимаю как получили такой ответ(см. след. картинку). У меня такой ответ ни в какую не выходит.
Девятиразрядная схема контроля четности Программируемая логика
написать программу девятиразрядная схема контроля чётности
Программируемая логика Прием данных с АЦП AD7705 в ПЛИС https://www.cyberforum.ru/ programmable-logic/ thread1028299.html
Здравствуйте! Помогите,срочно нужно написать программу для передачи данных с AD7705 на ПЛИС. Пытаюсь-не получается,а на этой неделе сдать надо.. Буду признателен.
Программируемая логика VHDL. Задание сигналов https://www.cyberforum.ru/ programmable-logic/ thread1026465.html
Здравствуйте! Создаю небольшую программку в Xilinx, в файле, в котором нужно писать код, необходимо сделать следующее: есть 3 входа, на них с небольшой задержкой должны подаваться числа от 0 до 7 в двоичном виде: т.е. 000, 001, 010, 011, 100, 101, 110 и 111. Пишу следующее:tb : PROCESS BEGIN for x1 in 0 to 1 loop for x2 in 0 to 1 loop for x3 in 0 to 1 loop wait for 10 ns; end loop;...
Программируемая логика Накапливающий сумматор конвейерной архитектуры
Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо.
Программируемая логика AHDL. Накапливающий сумматор https://www.cyberforum.ru/ programmable-logic/ thread1025621.html
Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо.
Программируемая логика Quartus. Моделирование работы шифратора кода Грея Задание:Надо синтезировать схему устройства, а именно: Преобразователь двоичного ко-да в код Грея и описать его на основе Макрофункций в Quartus. Насколько я понял чтоб построить схему преобразователя мне нужен дешифратор и шифратор, после того как я его соберу мне нужно будет описать его на основе макрофункций и чтоб он выполнял функции преобразователя двоичного ко-да в код Грея. Что в Quartus... https://www.cyberforum.ru/ programmable-logic/ thread1025224.html 8-ми разрядный сдвиговый регистр Программируемая логика
Здравствуйте. Нужно собрать 8 разрядный регистр с параллельным вводом и возможностью сдвига в сторону старшего разряда до появления в нем единиц. Смотрел в литературе, практически везде приводится сдвиг вправо(т.е младший разряд). Собрал со сдвигом вправо, вот прилагаю схему. Вопрос, разъясните пожалуйста, чем будет отличаться схема если сдвиг делать влево?
Программируемая логика Демультиплексор на 16 выходов Господа, добрый вечер ;) Вот такая задача попалась: Постройте демультиплексор на 16 выходов с использованием только базовых элементов микросхем серии К155. Определить нагрузочную способность выходов построенного узла. Сравнить характеристики полученного устройства с характеристиками микросхемы – мультиплексора аналогичной серии. В общем суть понятна, но с чего начать... Может у кого... https://www.cyberforum.ru/ programmable-logic/ thread1018960.html Программируемая логика Определить число разрядов счетчика импульсов https://www.cyberforum.ru/ programmable-logic/ thread1018939.html
Здравствуйте! Помогите пожалуйста с решением задачи Применен время-импульсный метод преобразования интервала времени Δt в двоично-десятичный код. Какое минимальное число разрядов должен иметь счетчик импульсов, если частота опорных импульсов 1 МГц, а Δt = 0 – 5 мс ? Решение: Число импульсов: N = Δt*fo = 5*10-3*106 = 5000 5000 импульсов --> 212 = 4096 --> 12 разрядов ...
Программируемая логика Синтез и декомпозиция булевыми базисами
Тема: Компьютерная электроника и задали задачки кто может подскажите. Реализовать на ИМС малой степени интеграции (И-НЕ) на мультиплексоре 8-1 (КП-7) булевы функции 4-х переменных. Сравнить число корпусов ИМС. 0 y = v (2,6,9,11,13,15) - удалено - Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее решения и какие результаты...
Программируемая логика VHDL. Не определен объект верхнего уровня Доброго времени суток! Пытаюсь написать суммирующий счетчик по модулю 10, но в процессе компиляции выскакивает ошибка: Error: Top-level design entity "wor3" is undefined Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings Error: Quartus II Full Compilati
10231 / 6609 / 498
Регистрация: 28.12.2010
Сообщений: 21,156
Записей в блоге: 1
06.12.2013, 16:26 0

4-х разрядный счетчик на JK-триггерах - Программируемая логика - Ответ 5446924

06.12.2013, 16:26. Показов 4966. Ответов 1
Метки (Все метки)

Ответ

Синтез счетчика на 7 на JК–триггерах

logical circuit
не держим-с.

Вернуться к обсуждению:
4-х разрядный счетчик на JK-триггерах Программируемая логика
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
06.12.2013, 16:26
Готовые ответы и решения:

8-ми разрядный сдвиговый регистр с синхровходом на Т-триггерах
Ребят, не могу разобраться как это построить=((( Помогите, в Електроник Ворк Бенч делаю....

Построить 4х-разрядный реверсивный сдвиговый регистр на JK-триггерах
Мне нужно построить 4х разрядный реверсивный сдвиговый регистр на жк-триггерах. Прошу помогите,...

Собрать схему сдвиговой 4 разрядный регистр на Т-триггерах в EBW
Помогите собрать схему сдвиговой 4 разрядный регистр на Т-триггерах в Electronic Workbench...

Разработать 4-х разрядный счетчик на D-триггерах
Максимальное значение счетчика – 14 Шаг счетчика – 4 Счетчик производит вычитание Требуется...

1
06.12.2013, 16:26
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
06.12.2013, 16:26
Помогаю со студенческими работами здесь

Синтезировать 5 разрядный реверсивный регистр на D-триггерах с последовательным вводом информации
Синтезировать 5 разрядный реверсивный регистр на D-триггерах с последовательным вводом информации ...

Счётчик на триггерах
Итак, имеется синхронный 3-разрядный счётчик на JK-триггерах. В моём случае он кольцевой (т.е 0 1 2...

Счетчик На Jk Триггерах
Приветствую! Вот проблема: Преподаватель дал схему счетчика на JK триггерах, но у меня сомнения...

Счетчик на 5 на D-триггерах
Надо нарисовать схему счётчика (синхронный) на D - триггерах с пересчётом до 5-ти и с установкой в...

Счётчик на триггерах
Итак, имеется синхронный 3-разрядный счётчик на JK-триггерах. В моём случае он кольцевой (т.е 0 1 2...

счетчик на триггерах quartus
здравствуйте,дана схема.как сделать так ,чтобы счетчик считал не от 3 до 14 ,а от 1 до 9?знаю,что...

0
КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin
Copyright ©2000 - 2024, CyberForum.ru