Форум программистов, компьютерный форум, киберфорум
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.56/9: Рейтинг темы: голосов - 9, средняя оценка - 4.56
olimpic56
1

Можно ли из VHDL кода сделать схему?

18.12.2013, 18:49. Просмотров 1825. Ответов 2
Метки нет (Все метки)

Доброго всем дня!... Собственно бум-бум я в схемотехнике, вот и прошу вас помочь разобраться в проблеме. Собственно необходимо сделать схему шим модулятора, при этом схема должна соответствовать коду на VHDL. Скажите пожалуйста можно ли как-нибудь сделать схему по коду?...Вот сам код:
Код
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;

ENTITY pwm_sawtooth IS
     GENERIC(
         sys_clk         : INTEGER := 50_000_000;
         pwm_freq        : INTEGER := 100_000;
         bits_resolution : INTEGER := 8;
         phases          : INTEGER := 1
     );        
     PORT(
         clk       : IN  STD_LOGIC;
         reset_n   : IN  STD_LOGIC;
         ena       : IN  STD_LOGIC;
         pwm_out   : OUT STD_LOGIC_VECTOR(phases-1 DOWNTO 0);
         pwm_n_out : OUT STD_LOGIC_VECTOR(phases-1 DOWNTO 0);
        
         direction : IN  STD_LOGIC -- set sawtooth direction: 0 - rising, 1 - falling
     );
END pwm_sawtooth;

ARCHITECTURE logic OF pwm_sawtooth IS
    
     -- Components used in the design
     COMPONENT pwm
         GENERIC(
             sys_clk         : INTEGER := 50_000_000;
             pwm_freq        : INTEGER := 100_000;
             bits_resolution : INTEGER := 8;
             phases          : INTEGER := 1
         );
         PORT(
             clk       : IN  STD_LOGIC;
             reset_n   : IN  STD_LOGIC;
             ena       : IN  STD_LOGIC;
             duty      : IN  STD_LOGIC_VECTOR(bits_resolution-1 DOWNTO 0);
             pwm_out   : OUT STD_LOGIC_VECTOR(phases-1 DOWNTO 0);
             pwm_n_out : OUT STD_LOGIC_VECTOR(phases-1 DOWNTO 0)
         );
     END COMPONENT;

     -- Entity variables
     SIGNAL duty: STD_LOGIC_VECTOR(bits_resolution-1 DOWNTO 0);
BEGIN

     -- PWM module connection
     pwm_cmp: pwm GENERIC MAP(
             sys_clk => sys_clk,
             pwm_freq => pwm_freq,
             bits_resolution => bits_resolution,
             phases => phases
         )
         PORT MAP(
             clk => clk,
             reset_n => reset_n,
             ena => ena,
             duty => duty,
             pwm_out => pwm_out,
             pwm_n_out => pwm_n_out
         );

     -- Sawtooth counter
     PROCESS(clk, reset_n)
     BEGIN
         IF(reset_n = '0') THEN
             duty <= (OTHERS => '0');
         ELSIF(rising_edge(clk)) THEN
             IF(direction = '0') THEN duty <= duty + '1';
             ELSE duty <= duty - '1';
             END IF;
         END IF;
     END PROCESS;

END logic;
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
18.12.2013, 18:49
Ответы с готовыми решениями:

Как сгенерировать из VHDL схему?
Всем привет. Подскажите, как сгенерировать из vhdl-кода схему(расш. файла .bde) в Active-HDL?Нужен...

Сделать блок-схему для кода
Это не совсем С++, это Processing, который используется для программирования микроконтроллеров, но...

Как сделать из кода Mathlab схему в Simulink
Имеется код программы в Mathlab, необходимо построить и смоделировать тоже самое но в Simulink....

как сделать блок-схему к этой части кода ?
int InitArray(int i) { std::cin&gt;&gt;arr; if(arr==0) return count; count++;...

2
10205 / 6587 / 493
Регистрация: 28.12.2010
Сообщений: 21,165
Записей в блоге: 1
18.12.2013, 20:13 2
...в HDL-редакторе - создать компонент из вашего кода. Результатом будет компонент-черный ящик с входами и выходами, в данном контексте этот компонент в собственной библиотеки проекта можно будет использовать в схемотехническом редакторе.

Собственно бум-бум я в схемотехнике
специально для тех кто "ни бум-бум" - закрепленная тема Литература по программированию в электронике, микроконтроллеры и ПЛИС
0
1022 / 157 / 10
Регистрация: 16.01.2013
Сообщений: 544
18.12.2013, 23:41 3
Код для шим модулятора на VHDL не полный. Описан только реверсивный счетчик. Отсутствует компаратор и все относящееся ко входу и выходу именно ШИМ.
Строка 67 мне почему то не нравится
0
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
18.12.2013, 23:41

Заказываю контрольные, курсовые, дипломные и любые другие студенческие работы здесь.

VHDL. Часть кода
Подскажите в чем проблема. Не выполняется часть кода, где и=16. Если вручную выставить и=16 все ок....

Перевод кода VHDL на Verilog
LIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use...

Какой программой можно сделать блок схему по ГОСТ
плиз

Преобразование двоично-десятичного кода в двоичный (VHDL)
Написать код и протестировать его(как я понимаю написать TestBench). Помогите пожалуйста


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
3
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2020, vBulletin Solutions, Inc.