Схема умножение двух 8-ми разрядных двоичных чисел

@qwertun · Регистрация: 22.12.2012

Здравствуйте, уважаемые форумчане!

Есть задача: Построить схему умножения двух 8-ми разрядных двоичных чисел с анализом старших разрядов множителя и сдвигом частичной суммы в сторону старших разрядов. (слово-в-слово)

Я нарисовал небольшую схемку (см. вложение). На ней число А (то что множим) задаёться паралельно, а число В (то на что множим) подаёться последовательно начиная с младших разрядов, элементом И проверяю В на равность нуль (множим на ноль, результат ноль), далее полученый результат идёт в сдвиговый регист LEFT_REG (16 разрядов, 8 число + 8 на сдвиг), который сдвигает влево и младшие разряды заполняет нулями (NULL), результат сдвига (AFTER) вместе с числом до сдвига (BEFORE, знаю что на фотке не правильно написано, просто еще одна буква не влазила) идут на суматор SUM (16 разрядов), который выдаёт частичную сумму, которую нужно подать на вход сумматора BEFORE, но я не пойму как это сделать так, что-бы она не поругадась с тем, что получеться после проверки на ноль на выходе элемента И.

P.S. Кому не трудно, нарисуйте плиз как правильно соеденить два регистра 74198 (8 разрядов), у меня первый работает норм, а второй я походу как-то не так подключаю, он или совсем не двигает, или двигает одновременно с первым.

P.S.S. Работаю я в OrCAD 16.6

Надеюсь на Вашу помощь)

raxp · 15.03.2015, 17:40

1- вы слишком укрупнили свою схему, в OrCad-е не припомню такой библиотечной логики.
2- сдвиговые регистры каскадируются по общим тактам, стробам, а последний бит (есть отдельный выход переноса) параллельного выходного кода идет на вход данных последующего регистра.

@qwertun · 15.03.2015, 18:58 **[ТС]**

Сообщение от raxp

вы слишком укрупнили свою схему

А как её можно сделать меньше? Есть библиотечный елемент какой-то?

Выкладываю схему - мою попытку собрать 16-ти разрядный сдвиговый регист из двух 8-ми разрядных и результат моделирования. Подскажите плиз чо я не так делаю.

CLEAR сразу 0 (сброс), потом 1 для работы схемы
S0 и S1 равны 1 - паралельно заносим данные из Data
S0=1 S1=0 - начинаем считать
SL\SR - переключатель, показывает в какую сторону сдвигает регистр

raxp · 15.03.2015, 19:41

S0=1 S1=0 - сдвиг данных вправо при подаче последовательного кода на пин 2 (SR) синхронно тактам.
S0=1 S1=1 - возможна загрузка данных по A-H входам.

@funtiksl · 04.02.2016, 16:34

Так Вы (qwertun) решили свою задачу с перемножением 2-х восьми разрядных чисел? Поделитесь схемкой. Если можно на почту .....
заранее спасибо

--- от ValeryS---
нарушение правил
п 4.6

Обсуждение вопросов - только в теме на форуме. Приглашения к обсуждению еще где-либо (в том числе и с помощью системы личных сообщений) запрещены, за исключением коммерческих разделов.

@qwertun 9 / 9 / 1 Регистрация: 22.12.2012 Сообщений: 508
		1
	Схема умножение двух 8-ми разрядных двоичных чисел 15.03.2015, 17:24. Показов 3514. Ответов 4 Метки нет (Все метки) Здравствуйте, уважаемые форумчане! Есть задача: Построить схему умножения двух 8-ми разрядных двоичных чисел с анализом старших разрядов множителя и сдвигом частичной суммы в сторону старших разрядов. (слово-в-слово) Я нарисовал небольшую схемку (см. вложение). На ней число А (то что множим) задаёться паралельно, а число В (то на что множим) подаёться последовательно начиная с младших разрядов, элементом И проверяю В на равность нуль (множим на ноль, результат ноль), далее полученый результат идёт в сдвиговый регист LEFT_REG (16 разрядов, 8 число + 8 на сдвиг), который сдвигает влево и младшие разряды заполняет нулями (NULL), результат сдвига (AFTER) вместе с числом до сдвига (BEFORE, знаю что на фотке не правильно написано, просто еще одна буква не влазила) идут на суматор SUM (16 разрядов), который выдаёт частичную сумму, которую нужно подать на вход сумматора BEFORE, но я не пойму как это сделать так, что-бы она не поругадась с тем, что получеться после проверки на ноль на выходе элемента И. P.S. Кому не трудно, нарисуйте плиз как правильно соеденить два регистра 74198 (8 разрядов), у меня первый работает норм, а второй я походу как-то не так подключаю, он или совсем не двигает, или двигает одновременно с первым. P.S.S. Работаю я в OrCAD 16.6 Надеюсь на Вашу помощь) Миниатюры __________________ Помощь в написании контрольных, курсовых и дипломных работ здесь 0

raxp 10218 / 6598 / 495 Регистрация: 28.12.2010 Сообщений: 21,161 Записей в блоге: 1
	15.03.2015, 17:40	2
	1- вы слишком укрупнили свою схему, в OrCad-е не припомню такой библиотечной логики. 2- сдвиговые регистры каскадируются по общим тактам, стробам, а последний бит (есть отдельный выход переноса) параллельного выходного кода идет на вход данных последующего регистра. 0

@qwertun 9 / 9 / 1 Регистрация: 22.12.2012 Сообщений: 508
	15.03.2015, 18:58 [ТС]	3
	Сообщение от raxp вы слишком укрупнили свою схему А как её можно сделать меньше? Есть библиотечный елемент какой-то? Выкладываю схему - мою попытку собрать 16-ти разрядный сдвиговый регист из двух 8-ми разрядных и результат моделирования. Подскажите плиз чо я не так делаю. CLEAR сразу 0 (сброс), потом 1 для работы схемы S0 и S1 равны 1 - паралельно заносим данные из Data S0=1 S1=0 - начинаем считать SL\SR - переключатель, показывает в какую сторону сдвигает регистр Миниатюры 0

raxp 10218 / 6598 / 495 Регистрация: 28.12.2010 Сообщений: 21,161 Записей в блоге: 1
	15.03.2015, 19:41	4
	S0=1 S1=0 - сдвиг данных вправо при подаче последовательного кода на пин 2 (SR) синхронно тактам. S0=1 S1=1 - возможна загрузка данных по A-H входам. 0

@funtiksl 0 / 0 / 0 Регистрация: 04.02.2016 Сообщений: 1
	04.02.2016, 16:34	5
	Так Вы (qwertun) решили свою задачу с перемножением 2-х восьми разрядных чисел? Поделитесь схемкой. Если можно на почту ..... заранее спасибо --- от ValeryS--- нарушение правил п 4.6 Обсуждение вопросов - только в теме на форуме. Приглашения к обсуждению еще где-либо (в том числе и с помощью системы личных сообщений) запрещены, за исключением коммерческих разделов. 0

Опции темы