20 / 16 / 7
Регистрация: 27.02.2012
Сообщений: 742
1

Минимизация средствами VHDL

11.04.2015, 20:48. Показов 527. Ответов 8
Метки нет (Все метки)

Author24 — интернет-сервис помощи студентам
Имеется 14 цифровых 8-мибитных наборов и требуется их минимизировать, какие средства VHDL применить и как?
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
11.04.2015, 20:48
Ответы с готовыми решениями:

Выдает ошибку Error: VLM_0040: VHDL unit cannot be compiled as the target library name is not a legal VHDL identifier
выдает ошибку Error: VLM_0040: VHDL unit cannot be compiled as the target library name is not a...

VHDL
для моделирование использую Active-HDL, и возникла такая проблема, нужно смоделировать операционный...

Vhdl
Помогите ,пожалуйста,проблема в следующем: нам дали проект по vhdl, суть в чем есть 8-битный...

VHDL
Почему оператор case можно использовать только внутри process? Почему следующая конструация...

8
10231 / 6609 / 498
Регистрация: 28.12.2010
Сообщений: 21,156
Записей в блоге: 1
12.04.2015, 14:06 2
...рекомендую ознакомиться с материалом Петра Бибило и Дениса Кочанова "Оптимизационные преобразования VHDL-моделей цифровых систем".
0
20 / 16 / 7
Регистрация: 27.02.2012
Сообщений: 742
12.04.2015, 14:21  [ТС] 3
raxp, а можно подробности в виде линков т.к литература Бибило, касательно цифровых схем, мною найдена не была...
0
77 / 31 / 7
Регистрация: 20.02.2012
Сообщений: 96
14.04.2015, 11:01 4
Знаю рахп будет ругаться, но просто скопировать и поискать несудьба? это первая ссылка в яндексе

http://yandex.ru/clck/jsredir?... 3358677673
0
20 / 16 / 7
Регистрация: 27.02.2012
Сообщений: 742
14.04.2015, 16:12  [ТС] 5
Раздобыл "Синтез логических схем с использованием языка VHDL" П.Н.Бибило, где описано как синтезировать "то" да "это"... хош мультиплексор, хош триггера или КС, однако подробно о минимизации не нашел. Однако при синтезе сумматора, как видно, присутствует минимизация в классе ДНФ, однако нужны подробности ибо необходимо, а VHDL просматривался вскользь.
Миниатюры
Минимизация средствами VHDL  
0
10231 / 6609 / 498
Регистрация: 28.12.2010
Сообщений: 21,156
Записей в блоге: 1
14.04.2015, 20:14 6
Раздобыл
а теперь раздобудьте "Оптимизационные преобразования VHDL-моделей цифровых систем" и почитайте там первый параграф.
0
20 / 16 / 7
Регистрация: 27.02.2012
Сообщений: 742
15.04.2015, 00:11  [ТС] 7
Цитата Сообщение от raxp Посмотреть сообщение
"Оптимизационные преобразования VHDL-моделей цифровых систем"
я видел статью и функции, но VHDL представления там нет.
0
10231 / 6609 / 498
Регистрация: 28.12.2010
Сообщений: 21,156
Записей в блоге: 1
15.04.2015, 06:40 8
...значит вы невнимательно прочитали, раз пишите это.
0
20 / 16 / 7
Регистрация: 27.02.2012
Сообщений: 742
15.04.2015, 14:03  [ТС] 9
Цитата Сообщение от raxp Посмотреть сообщение
...значит вы невнимательно прочитали, раз пишите это.
Только упоминание о файле sekv_short.vhd в котором произведена минимизация где-то на сайте, так и не нашел где. Можно конечно мои 14 8-миразрядных функций и вручную наклеить/поглощать, но таки автоматизированный процесс здорово сэкономит время т.к на одной минимизации, в проекте, свет клином не сошелся.

Вначале по методике, предложеннной в статье [4], создаётся VHDL модель секвенциального автомата
(см. файл sekv_short.vhd на сайте журнала), после чего по этой модели синтезируется схема в системе LeonardoSpectrum. Синтез осуществляется в библиотеке проектирования БМК.
0
15.04.2015, 14:03
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
15.04.2015, 14:03
Помогаю со студенческими работами здесь

Счетчик на VHDL
Здравствуйте, друзья! Нужна помощь. Написал счетчик на VHDL. Добиться адекватной симуляции не...

Оверсемплинг на VHDL
Друзья, я тат затеял супер-АЦП, а преобразование интерфейса на ПЛИС делаю. Для отладки есть...

MD5 на VHDL
Здравствуйте, друзья. Нужно сделать MD5 на VHDL от заранее известного, фиксированного сообщения....

VHDL. D-триггер
Помогите пожалуйста описать на VHDL D-триггер, который находится в Process_2. Я попытался...

VHDL. Мультиплексор
1.Описать на поведенческом VHDL двоичный дешифратор «1 из n» с входным портом разрешения...

Тестбенчи на VHDL
Может посоветует кто-нибудь какую-нибудь книжку, где можно почерпнуть советы по написанию тесбенчей...

VHDL-Verilog
Есть задание,реализовать защелку с входом разрешения. Есть вот такая таблица истинности: ...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
9
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin
Copyright ©2000 - 2024, CyberForum.ru