0 / 0 / 0
Регистрация: 30.10.2016
Сообщений: 7
|
|
1 | |
Построить Т-триггер и счётчик на Active-HDL - Программируемая логика21.11.2017, 23:56. Просмотров 931. Ответов 2
Метки нет Все метки)
(
Здравствуйте, помогите пожалуйста с заданиями по схемотехнике. У меня не очень большие знания в этом предмете, поэтому без помощи не обойдусь, буду рад любой. С первым заданием вроде бы разобрался, код прикрепил, а вот с остальными двумя вообще без понятия:
1) Описать на Active-HDL и осуществить моделирование работы элементов И-НЕ с двумя и тремя входами и задержкой формирования сигнала, что равна 24 нс. 2) Построить из этих элементов Т-триггер, что имеет инверсный динамический вход синхронизации С и асинхронные входы R и S. Убедиться в правильной работе триггера, выполнив моделирования, и измерить время инвертирования состояния триггера (то есть задержки между изменением сигнала на входе С и установлением соответствующих значений сигналов на выходах Q и неQ). 3) Построить на этих триггерах и элементах И-НЕ с произвольным нужным вам количеством входов 5-разрядный реверсивный счетчик с последовательным переносом. Асинхронные входы триггеров R объедините и используйте для установки в счетчике начального нулевого значения, а входы S используйте для записи в счетчик произвольного числа параллельным кодом.
0
|
|
21.11.2017, 23:56 | |
Синтез JK-триггера на Active-HDL Active-Hdl, код - работа с регистрами и буфером внима ния!
Cisco ASA Active/Standby, Active/Active |
|
0 / 0 / 0
Регистрация: 30.10.2016
Сообщений: 7
|
|
22.11.2017, 00:10 [ТС] | 3 |
Код:
Код
library IEEE; use IEEE.STD_LOGIC_1164.all; entity nand2 is port( in1 : in STD_LOGIC; in2 : in STD_LOGIC; out1 : out STD_LOGIC ); end nand2; --}} End of automatically maintained section architecture nand2 of nand2 is begin out1<=(not(in1 and in2)) after 24 ns; end nand2; library IEEE; use IEEE.STD_LOGIC_1164.all; entity nand3 is port( in1 : in STD_LOGIC; in2 : in STD_LOGIC; in3 : in STD_LOGIC; out1 : out STD_LOGIC ); end nand3; --}} End of automatically maintained section architecture nand3 of nand3 is begin out1<=(not(in3 and(in1 and in2))) after 24 ns; end nand3;
0
|
22.11.2017, 00:10 | |
Заказываю контрольные, курсовые, дипломные и любые другие студенческие работы здесь. Математическая логика(построить автомат) Построить DV-триггер на основе JK-триггера Построить синхронный двухступенчатый RS триггер Комбинаторная логика. Как построить выражение? Искать еще темы с ответами Или воспользуйтесь поиском по форуму: |