82 / 80 / 16
Регистрация: 11.03.2016
Сообщений: 206
|
|
1 | |
Функции в Verilog09.03.2019, 10:39. Показов 1873. Ответов 4
Приветствую. С удивлением обнаружил, что в Verilog функция должна быть описана в теле модуля. Но как быть, если хочется использовать одну и туже функцию в различных модулях? Хотелось бы вынести ее/их в отдельный файл и вызывать их там, где мне это нужно.
0
|
|
09.03.2019, 10:39 | |
Ответы с готовыми решениями:
4
Icarus Verilog. GNU GPL компилятор под Verilog
Разбираюсь с Verilog Блок always. Verilog
|
![]() 2380 / 1664 / 279
Регистрация: 29.05.2011
Сообщений: 3,399
|
|
10.03.2019, 18:51 | 2 |
0
|
82 / 80 / 16
Регистрация: 11.03.2016
Сообщений: 206
|
|
11.03.2019, 06:19 [ТС] | 3 |
Проблема не в том как подключить файл, проблема в том, что само объявление функции может происходить только в теле модуля, а это значит, что видимость этой функции будет ограничено модулем, где она объявлена. В результате приходится копировать функцию во все модули, где ее нужно применить. Бред какой-то.
0
|
![]() 2380 / 1664 / 279
Регистрация: 29.05.2011
Сообщений: 3,399
|
|
11.03.2019, 08:41 | 4 |
Я функциями практически не пользовался. Говорят можно создать модуль, содержащий только функцию, затем этот модуль инстанциировать в нужном модуле и пользоваться функцией. Ну или modulename::function(args). Ну и вроде от версии verilog может зависеть.
1
|
82 / 80 / 16
Регистрация: 11.03.2016
Сообщений: 206
|
|
15.03.2019, 09:02 [ТС] | 5 |
Пробовал разное. Не помогло. grizlik78, в любом случае благодарю за участие. Сделал вывод, что пора думать о переходе на System Verilog. Там можно и вложенные модули делать, и глобальные функции объявлять (через
package )
0
|
15.03.2019, 09:02 | |
15.03.2019, 09:02 | |
Помогаю со студенческими работами здесь
5
Программа на Verilog Вопрос по Verilog Verilog первый код Verilog. Битстаффинг и дестаффинг Большие числа в Verilog Синтезируемость операторов Verilog Искать еще темы с ответами Или воспользуйтесь поиском по форуму: |