Форум программистов, компьютерный форум, киберфорум
Программируемая логика: ПЛИС, ПАИС
Войти
Регистрация
Восстановить пароль
 
Рейтинг 4.86/7: Рейтинг темы: голосов - 7, средняя оценка - 4.86
1 / 1 / 0
Регистрация: 24.04.2012
Сообщений: 105
1

LVDS вход-выход на Verilog

05.03.2020, 15:23. Просмотров 1396. Ответов 7
Метки нет (Все метки)

Приветствую всех. Создаю устройство, работающее с LVDS линиями. Хочу написать пробный код на Verilog, а он не работает. LVDS на входе и выходе, в самом ПЛИС - одним "проводом". Посмотрите пожалуйста, что я не так делаю. Спасибо!

Assembler
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
module Rev1 (
    input wire RX0_P,
    input wire RX0_N,
    output wire TX0_P,
    output wire TX0_N
);
 
wire rx0;
 
IBUFDS ibuf_rx0
    (
   .I (RX0_P),
   .I_B (RX0_N),
   .O (rx0)
    );
    
OBUFDS obuf_tx0
    (
    .I (rx0),
    .O (TX0_P),
    .O_B (TX0_N)
    );
 
endmodule
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
05.03.2020, 15:23
Ответы с готовыми решениями:

События сессии пользователя (вход/выход/блокировка/разблокировка/сон/выход из сна/выключение/перезапуск)
Добрый день. Мне нужно слушать эти события (указаны в заголовке) в реальном времени для...

Замена матрицы lvds 1ch 1366x768 на lvds 2ch 1920x1080
Хочу поставить двухканальную матрицу, но не знаю поддерживает ли моя материнская плата 2 канала...

Авторизация\вход\выход
Здравствуйте, сделал форму регистрации и авторизации с переадресацией на главную, но возникла...

Выход-Вход (Цикл)
// ConsoleApplication1.cpp: определяет точку входа для консольного приложения. // #include...

7
14 / 10 / 4
Регистрация: 28.11.2013
Сообщений: 87
07.03.2020, 21:57 2
Чтобы доказать, что что-то не работает, нужно привести тестбенч и полученные временные диаграммы.
0
1 / 1 / 0
Регистрация: 24.04.2012
Сообщений: 105
10.03.2020, 15:54  [ТС] 3
Вот такую ошибку выдаёт при компиляции:

Assembler
1
2
Error (12006): Node instance "ibuf_rx0" instantiates undefined entity "IBUFDS". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.
Error (12006): Node instance "obuf_tx0" instantiates undefined entity "OBUFDS". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.
0
103 / 76 / 14
Регистрация: 15.11.2012
Сообщений: 523
10.03.2020, 22:44 4
Xilinx ISE или где это собиралось?
В constrain файле прописано что это входы-выходы LVDS?
В случае Xilins ISE примерно так:

В файле constrain (.ucf) для Spartan 6:
C
1
2
3
NET "in_clk_P0"        LOC = P22 |IOSTANDARD = LVDS_33;
NET "in_clk_N0"        LOC = P21 |IOSTANDARD = LVDS_33;
NET "in_clk_P0"     DIFF_TERM = "TRUE";
В файле verilog (.v):
C
1
2
3
4
5
6
7
8
9
10
11
12
13
module top(
    input in_clk_P0,in_clk_N0   // клок 250 МГц
...
);
...
    wire in_dat0_clk;
    IBUFDS in_dat0_clk_ds
    (
        .I (in_clk_P0),
        .IB (in_clk_N0),
        .O (in_dat0_clk)
    );
...
1
1 / 1 / 0
Регистрация: 24.04.2012
Сообщений: 105
11.03.2020, 11:24  [ТС] 5
Цитата Сообщение от alexey6689 Посмотреть сообщение
Xilinx ISE или где это собиралось?
А для Altera как должно быть?
0
103 / 76 / 14
Регистрация: 15.11.2012
Сообщений: 523
11.03.2020, 13:11 6
насколько я помню, там есть некий Assigmntnts Editor, там надо указать тип входов-выходов. Это вместо constrain файла.
Какая версия программы?
Могу посмотреть в Quartus 13.
0
1 / 1 / 0
Регистрация: 24.04.2012
Сообщений: 105
11.03.2020, 22:32  [ТС] 7
Цитата Сообщение от alexey6689 Посмотреть сообщение
насколько я помню, там есть некий Assigmntnts Editor
То есть это делается при разводке ног у микросхемы?
у меня 19.1 версия
0
103 / 76 / 14
Регистрация: 15.11.2012
Сообщений: 523
12.03.2020, 22:41 8
Да, наверное Pin Planner.
У меня есть Quartus Handbook от 11 версии.
Там в Volume 2 есть Section II. I/O and PCB Tools, а там Creating Pin Assigmnetns with the Pin Planner.
Там есть в частности про дифференциальные пары.

А дальше там же есть пример назначения пинов посредством tcl файлов.
1
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
12.03.2020, 22:41

Заказываю контрольные, курсовые, дипломные и любые другие студенческие работы здесь.

Триггеры вход/выход
Здравствуйте! Сразу к делу. Есть объект (враг). Есть заменённый на стандартный курсор прицел. ...

Вход и выход на сайт
Сделал все как здесь сказано. http://ruseller.com/lessons.php?rub=37&id=347 Все хорошо,...

Вход и выход с цикла
Могут-ли меняться, в ходе выполнения цикла, его выходные параметры ( по которым он заканчивается).

Вход и выход из массива
Всем привет! Решил попробовать заполнять числа с одного раза. Допустим задание: Введите числа А Б...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
8
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2020, vBulletin Solutions, Inc.