Делаю маппер для картриджа Dendy на FPGA

К сожалению, вероятно мало кто здесь интересуется игровыми приставками, поэтому наверно мало кто тут знаком с архитектурой приставки Dendy (Famicom). Но на приставочном форуме наверно мало людей, которые бы занимались разработкой на Verilog, по крайней мере, на один из моих вопросов там так и не ответили.

Если кто не знает, маппер на Dendy, это по сути "переключалка" банков ПЗУ, на приставке было ограничено адресное пространство, которое было выделено под ПЗУ - 32 КБ для PRG ROM, 8 КБ для CHR ROM. Даже "тогда" это было маловато, поэтому применяли переключение банков.

Хочу реализовать на FPGA маппер Sachen SA8259. У него есть два регистра, расположенных по адресам $4100 и $4101. Первый выбирает, какой из внутренних регистров изменить, второй вносит в него данные. Мне нужно понять, как в Verilog сделать дешифрацию для этих адресов.

Можно конечно пойти "в лоб" и сделать полную дешифрацию:

Тогда регистр будет строго по адресу $4100. Но если перевести $4100 в двоичный вид, то получится 100000100000000. И такое число наталкивает на мысль, что дешифрация неполная, а только по битам A14, A8, A0, полная дешифрация усложнила бы микросхему, вряд ли так бы стали делать. И если взглянуть на распиновку микросхемы Sachen SA8259A, то точно, оказывается из адресных выводов у нее только A14, A8, A0 и есть. То есть, у нее точно дешифрация неполная.

Но вот я не знаю точно, как сделать дешифрацию только по отдельным битам в Verilog, причем, если эти биты не идут друг за другом.

Пока только такое придумалось:

Но вот совсем не уверен, хорошее ли решение if с кучей условий. Есть опасение, что подобное сгенерирует слишком громоздкий код для FPGA. Конечно многие скажут, можно просто сделать полную и не заморачиваться, но мне кажется, полная дешифрация тоже будет слишком "громоздкой". Да и хочу просто в этом плане сделать ближе к оригиналу.

И еще. А как правильно бороться с конфликтами по шине? На Dendy у многих мапперов регистры расположены в $8000-$FFFF, там же, где и PRG ROM. Если записывать в эту область то будет конфликт по шине, так как в приставке нет сигнала /OE для PRG ROM, только /CE, /OE у PRG ROM просто притягивают к нулю на плате картриджа. Поэтому при любом доступе в область PRG ROM оно будет выводить данные на линии данных, если записывать, то будет конфликт по шине, как уже говорил.

Я пока придумал так:

Но не знаю, на сколько это правильное решение. CPU R/W - сигнал на разъеме картриджа, который имеет высокий логический уровень при чтении данных и низкий при записи.

0

А где можно ознакомиться с архитектурой и схемами приставок, в частности Денди?

0