Реализация ОЗУ в ПЛИС

12.06.2012, 19:29. **Показов** 5232. **Ответов** 2

Студворк — интернет-сервис помощи студентам

реализовать ОЗУ для 8 разрядных значений с возможностью чтения по адресам задаваемым через свич и отображением на 7 сегментном индикатор.
всего 8 свитчей,как сделать так,чтобы через 4 свитча можно было для значения задать адрес,а потом через 8 свитчей уже задавать значение которое пойдет на адрес и в дальнейшем считать его?

raxp · 12.06.2012, 22:56

- во-первых, не свитч, а мультиплексор
- во-вторых, на чем реализовать ОЗУ в ПЛИС? - Какого объема ОЗУ?
- в-третьих, где наработки и попытки открыть HELP или любую книжку, где уже реализованы примеры построения ОЗУ?
- в-четвертых, почему не взяли из example в ISE ?

Для реализации в ПЛИС модулей ОЗУ предусмотрено две возможности. Первую возможность предоставляет каждая ЛТ, которая может быть сконфигурирована как 16-битовое синхронное ОЗУ. Две соседних ЛТ могут быть сконфигурированы как 16-битовое двухпортовое ОЗУ с записью и чтением по одному адресу и чтением по другому адресу, как показано на рис. При этом для реализации синхронного режима записи входной бит данного, сигнал записи и адрес запоминаются в триггерах - защелках, а для чтения по второму адресу из блока второй ЛТ используется только мультиплексор чтения.

Для наращивания емкости памяти выходы нескольких КЛБ с модулями ОЗУ через тристабильные буферы подключаются к общим шинам. При этом требуется дополнительное оборудование только для построения схемы дешифрации адреса, которая выдает сигналы выборки той или иной ЛТ для записи, а также того или другого тристабильного буфера для чтения. Такое ОЗУ распределено по площади кристалла и поэтому названо Distributed RAM.

Если ЛТ запрограммировать как примитив SRL16, то из ее триггеров будет реализован 16-разрядный сдвиговый регистр с однобитовым входом и программируемым номером выходного разряда, т.е. память FIFO регулируемой длины.

Вторую возможность предоставляют отдельные блоки памяти BlockRAM. В ПЛИС серии Virtex они могут быть сконфигурированы как ОЗУ объемом 256 16-разрядных слов, 512 8-разрядных слов, и т.д. Эта память может быть запрограммирована как однопортовая или как полностью двухпортовая память. Начальное состояние этой памяти задается при ее конфигурировании, поэтому она может быть использована также как ПЗУ.

13.06.2012, 23:01

плата на которой делаю basys2 spartan 3e.
ОЗУ объемом 16Кб,хотели сначала на триггерах построить,но схема громоздкая вышла и не смогли придумать как сделать так чтобы свитчи на плате смогли бы переключаться от введения адреса к введению самого значения(хотели связать с батонами,но пришлось вновь переделывать всю схему и в конце встали в тупик)

studento_O
		1
	Реализация ОЗУ в ПЛИС 12.06.2012, 19:29. Показов 5232. Ответов 2 Метки нет (Все метки) реализовать ОЗУ для 8 разрядных значений с возможностью чтения по адресам задаваемым через свич и отображением на 7 сегментном индикатор. всего 8 свитчей,как сделать так,чтобы через 4 свитча можно было для значения задать адрес,а потом через 8 свитчей уже задавать значение которое пойдет на адрес и в дальнейшем считать его?

raxp 10229 / 6607 / 498 Регистрация: 28.12.2010 Сообщений: 21,156 Записей в блоге: 1
	12.06.2012, 22:56	2
	- во-первых, не свитч, а мультиплексор - во-вторых, на чем реализовать ОЗУ в ПЛИС? - Какого объема ОЗУ? - в-третьих, где наработки и попытки открыть HELP или любую книжку, где уже реализованы примеры построения ОЗУ? - в-четвертых, почему не взяли из example в ISE ? Для реализации в ПЛИС модулей ОЗУ предусмотрено две возможности. Первую возможность предоставляет каждая ЛТ, которая может быть сконфигурирована как 16-битовое синхронное ОЗУ. Две соседних ЛТ могут быть сконфигурированы как 16-битовое двухпортовое ОЗУ с записью и чтением по одному адресу и чтением по другому адресу, как показано на рис. При этом для реализации синхронного режима записи входной бит данного, сигнал записи и адрес запоминаются в триггерах - защелках, а для чтения по второму адресу из блока второй ЛТ используется только мультиплексор чтения. Для наращивания емкости памяти выходы нескольких КЛБ с модулями ОЗУ через тристабильные буферы подключаются к общим шинам. При этом требуется дополнительное оборудование только для построения схемы дешифрации адреса, которая выдает сигналы выборки той или иной ЛТ для записи, а также того или другого тристабильного буфера для чтения. Такое ОЗУ распределено по площади кристалла и поэтому названо Distributed RAM. Если ЛТ запрограммировать как примитив SRL16, то из ее триггеров будет реализован 16-разрядный сдвиговый регистр с однобитовым входом и программируемым номером выходного разряда, т.е. память FIFO регулируемой длины. Вторую возможность предоставляют отдельные блоки памяти BlockRAM. В ПЛИС серии Virtex они могут быть сконфигурированы как ОЗУ объемом 256 16-разрядных слов, 512 8-разрядных слов, и т.д. Эта память может быть запрограммирована как однопортовая или как полностью двухпортовая память. Начальное состояние этой памяти задается при ее конфигурировании, поэтому она может быть использована также как ПЗУ. 0

studento_O
	13.06.2012, 23:01	3
	плата на которой делаю basys2 spartan 3e. ОЗУ объемом 16Кб,хотели сначала на триггерах построить,но схема громоздкая вышла и не смогли придумать как сделать так чтобы свитчи на плате смогли бы переключаться от введения адреса к введению самого значения(хотели связать с батонами,но пришлось вновь переделывать всю схему и в конце встали в тупик)

Опции темы