0 / 0 / 0
Регистрация: 16.06.2013
Сообщений: 10
1

VHDL. Мультиплексор

16.06.2013, 14:21. Показов 4847. Ответов 6
Метки нет (Все метки)

1.Описать на поведенческом VHDL двоичный дешифратор «1 из n» с
входным портом разрешения функционирования по уровню «1».

Не по теме:

2. Описать при помощи процессов схему, изображенную на рисунке:

- удалено -



Добавлено через 1 минуту
На счет первого задания нашел описание Дешифратора, то ли это?

Код
library IEEE;
use IEEE.STD_LOGIC_1164. all;
use IEEE.NUMERIC_STD. all;
library exemplar;
use exemplar.exemplar_1164.all;
 
entity Decoder is
  port (enable : in  bit;
        Din    : in  std_logic_vector (2 downto 0);
        Dout   : out std_logic_vector (7 downto 0));
end Decoder;
architecture Synt of Decoder is
begin
  with enable select
    Dout <= sl ("00000001", TO_INTEGER (unsigned(Din)))
    when '1',
    "00000000" when '0';
end Synt;
 Комментарий модератора 
Правила форума:

4.12. Картинки и любые другие файлы загружайте на форум, во избежание их удаления или потери на сторонних ресурсах.
0
Programming
Эксперт
94731 / 64177 / 26122
Регистрация: 12.04.2006
Сообщений: 116,782
16.06.2013, 14:21
Ответы с готовыми решениями:

Мультиплексор 20 в 1
Помогите собрать НИХ 20*1 на основе НИХ 8*1 (на EWB)

Мультиплексор 16 в 1 на основе 4 в 1
мультиплексор типа 16-1 на основе мультиплексора 4-1 Нужна схема узла ЕОМ парные: ТТШЛ не...

Сделать мультиплексор 4х1
Здравствуйте! Мне нужно составить мультиплексор, например 4х1, все было бы не плохо, если я был бы...

Мультиплексор 4в1 (ISE)
нужно на программе Xilinx(ISE design Suitуе)создать мультиплексор 4х1 (Разработать ИС имеющий...

6
10218 / 6598 / 495
Регистрация: 28.12.2010
Сообщений: 21,164
Записей в блоге: 1
16.06.2013, 14:34 2
...то ли это
загрузите в симулятор, проверьте.
0
0 / 0 / 0
Регистрация: 16.06.2013
Сообщений: 10
16.06.2013, 23:59  [ТС] 3
Dout <= sl ("00000001", TO_INTEGER (unsigned(Din)))
откуда эта функция "s1"?
0
10218 / 6598 / 495
Регистрация: 28.12.2010
Сообщений: 21,164
Записей в блоге: 1
17.06.2013, 00:09 4
sl - логический оператор из std_logic, a data type (in most cases replacable with bit)

http://www.eda.org/comp.lang.vhdl/FAQ1.html
0
0 / 0 / 0
Регистрация: 16.06.2013
Сообщений: 10
17.06.2013, 00:44  [ТС] 5
Цитата Сообщение от raxp Посмотреть сообщение
sl - логический оператор из std_logic, a data type (in most cases replacable with bit)

http://www.eda.org/comp.lang.vhdl/FAQ1.html
Что- то не могу понять, что он делает.
0
10218 / 6598 / 495
Регистрация: 28.12.2010
Сообщений: 21,164
Записей в блоге: 1
17.06.2013, 00:51 6
VHDL. Мультиплексор
0
0 / 0 / 0
Регистрация: 16.06.2013
Сообщений: 10
17.06.2013, 09:51  [ТС] 7
Цитата Сообщение от raxp Посмотреть сообщение
Спасибо. Сделал без этого оператора.
0
IT_Exp
Эксперт
87844 / 49110 / 22898
Регистрация: 17.06.2006
Сообщений: 92,604
17.06.2013, 09:51

Помощь в написании контрольных, курсовых и дипломных работ здесь.

VHDL
для моделирование использую Active-HDL, и возникла такая проблема, нужно смоделировать операционный...

Задание на VHDL
К плис подключены 6 светодиодов , каждый имеет свой выход, переключать их в соответствии с...

VHDL-Verilog
Есть задание,реализовать защелку с входом разрешения. Есть вот такая таблица истинности: ...

Тестбенчи на VHDL
Может посоветует кто-нибудь какую-нибудь книжку, где можно почерпнуть советы по написанию тесбенчей...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
7
Ответ Создать тему
Опции темы

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin® Version 3.8.9
Copyright ©2000 - 2021, vBulletin Solutions, Inc.