RLE на лог. элементах.

05.06.2013, 02:22. **Показов** 3156. **Ответов** 5

Author24 — интернет-сервис помощи студентам

Здравствуйте! Нужна помощь в реализации алгоритма RLE кодирования с потоком бит при помощьи жесткой логики, никаких ПЛИС и МК. Проще говоря, последовательный код нужно закодировать при помощи алгоритма RLE. Натолкните на решение.)

Вот алгоритм (для представления как должна происходить обработка):

Кодер RLE:

ТекущийСимвол := ДайОчереднойСимвол()
ТекущееСостояние := НЕТ_ПОВТОРОВ
ТекущаяДлина := 0
Пока ТекущийСимвол <> EOF
Буфер := ДайОчереднойСимвол()
Если Буфер = ТекущийСимвол
Если ТекущееСостояние = НЕТ_ПОВТОРОВ
Выдать ( НЕТ_ПОВТОРОВ )
Выдать ( ТекущаяДлина )
Выдать ( ТекущаяДлина предыдущих символов сообщения )
ТекущаяДлина := 2
ТекущееСостояние := ПОВТОРЫ
Иначе
ТекущаяДлина := ТекущаяДлина + 1
Конец если
Иначе
Если ТекущееСостояние = НЕТ_ПОВТОРОВ
ТекущаяДлина := ТекущаяДлина + 1 Иначе
Выдать ( ПОВТОРЫ )
Выдать ( ТекущаяДлина )
Выдать ( ТекущийСимвол )
ТекущаяДлина := 1
ТекущееСостояние := НЕТ_ПОВТОРОВ
Конец если
Конец если
ТекущийСимвол := Буфер
Конец пока

Взято с: [http://mf.grsu.by/UchProc/livak/en/po/somprsite/theory_rle.html]
Об RLE алгоритме: [http://habrahabr.ru/post/141827/]

@Ymk · 05.06.2013, 04:08

а на выходе тоже битовый поток?

@_pv · 05.06.2013, 12:32

написать на верилоге/взять готовый, синтезировать и посмотреть на результат в схематике.

05.06.2013, 14:01

Сообщение от Ymk

а на выходе тоже битовый поток?

Да, на выходе тоже битовый поток.

05.06.2013, 14:04

Сообщение от _pv

написать на верилоге/взять готовый, синтезировать и посмотреть на результат в схематике.

Наверное, это будет достаточно большая схема и вряд ли минимизированная?

@Ymk · 05.06.2013, 14:42

Сообщение от Dym1191

Да, на выходе тоже битовый поток.

ну, вообще, первым делом я бы рекомендовал взять листочек и карандаш:) нарисовать конкретную входную последовательность (любую, приближенную к реальности) и по алгоритму нарисовать ожидаемую выходную последовательность. это как минимум вырисует некоторые вопросы. например, разрядность счетчика (постоянная или динамическая), не физического, а того, который логически кодирует сколько раз повторять символ. так же это намекнет на ситуацию, когда выходных данных может стать БОЛЬШЕ чем входных. каким образом вы будете успевать выдавать больше, чем принимать? скорость потока на выходе будет больше входной? на сколько? и т.д.

Сообщение от Dym1191

Наверное, это будет достаточно большая схема и вряд ли минимизированная?

возможно она будет минимизирована, но в элементах самой конкретной плис (под ее регистры и lutы или что там вообще есть). но я не уверен.

Dym1191
		1
	RLE на лог. элементах. 05.06.2013, 02:22. Показов 3156. Ответов 5 Метки нет (Все метки) Здравствуйте! Нужна помощь в реализации алгоритма RLE кодирования с потоком бит при помощьи жесткой логики, никаких ПЛИС и МК. Проще говоря, последовательный код нужно закодировать при помощи алгоритма RLE. Натолкните на решение.) Вот алгоритм (для представления как должна происходить обработка): Кодер RLE: ТекущийСимвол := ДайОчереднойСимвол() ТекущееСостояние := НЕТ_ПОВТОРОВ ТекущаяДлина := 0 Пока ТекущийСимвол <> EOF Буфер := ДайОчереднойСимвол() Если Буфер = ТекущийСимвол Если ТекущееСостояние = НЕТ_ПОВТОРОВ Выдать ( НЕТ_ПОВТОРОВ ) Выдать ( ТекущаяДлина ) Выдать ( ТекущаяДлина предыдущих символов сообщения ) ТекущаяДлина := 2 ТекущееСостояние := ПОВТОРЫ Иначе ТекущаяДлина := ТекущаяДлина + 1 Конец если Иначе Если ТекущееСостояние = НЕТ_ПОВТОРОВ ТекущаяДлина := ТекущаяДлина + 1 Иначе Выдать ( ПОВТОРЫ ) Выдать ( ТекущаяДлина ) Выдать ( ТекущийСимвол ) ТекущаяДлина := 1 ТекущееСостояние := НЕТ_ПОВТОРОВ Конец если Конец если ТекущийСимвол := Буфер Конец пока Взято с: [http://mf.grsu.by/UchProc/livak/en/po/somprsite/theory_rle.html] Об RLE алгоритме: [http://habrahabr.ru/post/141827/]

@Ymk 0 / 0 / 0 Регистрация: 18.03.2010 Сообщений: 2,230
	05.06.2013, 04:08	2
	а на выходе тоже битовый поток? 0

@_pv 0 / 0 / 0 Регистрация: 06.06.2011 Сообщений: 2,514
	05.06.2013, 12:32	3
	написать на верилоге/взять готовый, синтезировать и посмотреть на результат в схематике. 0

Dym1191
	05.06.2013, 14:01	4
	Сообщение от Ymk а на выходе тоже битовый поток? Да, на выходе тоже битовый поток.

Dym1191
	05.06.2013, 14:04	5
	Сообщение от _pv написать на верилоге/взять готовый, синтезировать и посмотреть на результат в схематике. Наверное, это будет достаточно большая схема и вряд ли минимизированная?

@Ymk 0 / 0 / 0 Регистрация: 18.03.2010 Сообщений: 2,230
	05.06.2013, 14:42	6
	Сообщение от Dym1191 Да, на выходе тоже битовый поток. ну, вообще, первым делом я бы рекомендовал взять листочек и карандаш:) нарисовать конкретную входную последовательность (любую, приближенную к реальности) и по алгоритму нарисовать ожидаемую выходную последовательность. это как минимум вырисует некоторые вопросы. например, разрядность счетчика (постоянная или динамическая), не физического, а того, который логически кодирует сколько раз повторять символ. так же это намекнет на ситуацию, когда выходных данных может стать БОЛЬШЕ чем входных. каким образом вы будете успевать выдавать больше, чем принимать? скорость потока на выходе будет больше входной? на сколько? и т.д. Сообщение от Dym1191 Наверное, это будет достаточно большая схема и вряд ли минимизированная? возможно она будет минимизирована, но в элементах самой конкретной плис (под ее регистры и lutы или что там вообще есть). но я не уверен. 0