Форум программистов, компьютерный форум, киберфорум
Микроконтроллеры ARM, Cortex, STM32
Форум программистов и сисадминов Киберфорум > Форум по электронике и бытовой технике > Электроника и радиотехника > Микроконтроллеры > Микроконтроллеры ARM, Cortex, STM32
Войти
Регистрация
Восстановить пароль
Блоги Сообщество Поиск Заказать работу  
 
Рейтинг 4.85/27: Рейтинг темы: голосов - 27, средняя оценка - 4.85
0 / 0 / 0
Регистрация: 03.03.2014
Сообщений: 24

STM32F429-Discovery - запись в SDRAM

17.03.2015, 17:24. Показов 5612. Ответов 2
Метки нет (Все метки)
Студворк — интернет-сервис помощи студентам
Ткните, пожалуйста, где ошибка, или где читать маны.
Выбрасывает в HordFault при попытке писать в SDROM.
Частота 168 Мгц.
Код инициализации
Code
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63

   RCC->AHB1ENR |= RCC_AHB1ENR_GPIOBEN;
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOCEN;
RCC->AHB1ENR |= RCC_AHB1ENR_GPIODIM;
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOEEN;
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOFEN;
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOGEN;
RCC->AHB3ENR |= RCC_AHB3ENR_FMCEN;
//B
GPIOB->AFR[0] |= 0x0CC00000;
GPIOB->MODER |= 0x00002800;
GPIOB->OSPEEDR |= 0x00003C00;
//C
GPIOC->AFR[0] |= 0x0000000C;
GPIOC->MODER |= 0x00000002;
GPIOC->OSPEEDR |= 0x00000003;
//D
GPIOD->AFR[0] |= 0x000000CC;
GPIOD->AFR[1] |= 0xCC000CCC;
GPIOD->MODER |= 0xA02A000A;
GPIOD->OSPEEDR |= 0xF03F000F;
//E
GPIOE->AFR[0] |= 0xC00000CC;
GPIOE->AFR[1] |= 0xCCCCCCCC;
GPIOE->MODER |= 0xOOOA800A;
GPIOE->OSPEEDR |= 0xFFFFC00F;
//F
GPIOF->AFR[0] |= 0x00CCCCCC;
GPIOF->AFR[1] |= 0xCCCCC000;
GPIOF->MODER |= 0xAA800AAA;
GPIOF->OSPEEDR |= 0xFFC00FFF;
//G
GPIOG->AFR[0] |= 0x00CC00CC;
GPIOG->AFR[1] |= 0xC000000C;
GPIOG->MODER |= 0x94020A0A;
GPIOG->OSPEEDR |= 0xC0030F0F;
GPIOG->PUPDR |= 0x14000000;
//SDROM
FMC_Bank5_6->SDCR[0]|= 0x00002C00;
FMC_Bank5_6->SDCR[1]|= 0x00002DD4;
FMC_Bank5_6->SDTR[0]|=  ((6 << 12)|(1 << 20));
FMC_Bank5_6->SDTR[1]|= (1|(6 << 4)|(3 << 8)|(1 << 16));
while (FMC_Bank5_6->SDSR & FMC_SDSR_BUSY)
{
}
FMC_Bank5_6->SDCMR = 0x00000009;
while (FMC_Bank5_6->SDSR & FMC_SDSR_BUSY)
{
}
FMC_Bank5_6->SDCMR = 0x0000000A;
while (FMC_Bank5_6->SDSR & FMC_SDSR_BUSY)
{
}
FMC_Bank5_6->SDCMR = (0x0000000B|(7<<5));
while (FMC_Bank5_6->SDSR & FMC_SDSR_BUSY)
{
}
FMC_Bank5_6->SDCMR = (0x0000000C|(0x0231 << 9));
FMC_Bank5_6->SDRTR|= (680 << 1);//680
while (FMC_Bank5_6->SDSR & FMC_SDSR_BUSY)
{
}
*(__IO uint8_t *)(0xD0000050) = 0x10;
uint8_t df = *(__IO uint8_t *)(0xD0000050);
0
cpp_developer
Эксперт
20123 / 5690 / 1417
Регистрация: 09.04.2010
Сообщений: 22,546
Блог
 17.03.2015, 17:24
Ответы с готовыми решениями:

stm32f429 SDRAM-SRAM stemwin / Выполнение кода из SDRAM
Доброго всем дня! Хочу поделиться двумя решениями которые надеюсь кому нибудь помогут. 1. Был проект на 103 контроллере там была ...

SDRAM + stm32f429
Привет. Возникли некоторые проблемы при использовании микроконтроллера stm32f429 в составе платы stm32f429-disco. Из платы выпаян...

stm32f429 (sdram + ltdc + nand)
Здравствуйте. Имеется соединение, описанное в заголовке - на fmc &quot;сидят&quot;: 1) sdram (32 бита шины данных) - используется как...

2
0 / 0 / 0
Регистрация: 26.03.2015
Сообщений: 316
29.03.2015, 23:24
Тайминги берутся из доки на конкретный чип памяти, считается по доке от st.
Code
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159

/// банк FMC 1 SROM NE1 + SDROM
static void LCD_FMC_N1 (void);
void LCD_FMC_N1 (void)
{
uint32_t tmp;
uint32_t timeout;
RCC->AHB3ENR |= (RCC_AHB3ENR_FMCEN);
 
/// SROM1
 
FMC_Bank1->BTCR[0]  = 0x00005021;  // первый банк 0x00005021
FMC_Bank1E->BWTR[0] = 0x000f0c04;//0x000f0a22;  // тайминги чтение
FMC_Bank1->BTCR[1]  = 0x00051807;//0x00021922  // тайминги запись /! чтение
 
/// SDROM1
 
RCC->AHB1ENR |=(RCC_AHB1ENR_GPIOCEN|RCC_AHB1ENR_GPIODIM|RCC_AHB1ENR_GPIOEEN|RCC_AHB1ENR_GPIOFEN|RCC_AHB1ENR_GPIOGEN);
 
GPIO_Inctall (GPIOF,0,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A0
GPIO_Inctall (GPIOF,1,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A1
GPIO_Inctall (GPIOF,2,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A2
GPIO_Inctall (GPIOF,3,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A3
GPIO_Inctall (GPIOF,4,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A4
GPIO_Inctall (GPIOF,5,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A5
GPIO_Inctall (GPIOF,12,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_A6
GPIO_Inctall (GPIOF,13,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_A7
GPIO_Inctall (GPIOF,14,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_A8
GPIO_Inctall (GPIOF,15,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_A9
GPIO_Inctall (GPIOG,0,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A10
GPIO_Inctall (GPIOG,1,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A11
GPIO_Inctall (GPIOG,2,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_A12
GPIO_Inctall (GPIOG,4,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_BA0
GPIO_Inctall (GPIOG,5,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_BA1
GPIO_Inctall (GPIOD,14,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D0
GPIO_Inctall (GPIOD,15,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D1
GPIO_Inctall (GPIOD,0,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D2
GPIO_Inctall (GPIOD,1,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D3
GPIO_Inctall (GPIOE,7,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D4
GPIO_Inctall (GPIOE,8,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D5
GPIO_Inctall (GPIOE,9,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D6
GPIO_Inctall (GPIOE,10,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D7
GPIO_Inctall (GPIOE,11,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D8
GPIO_Inctall (GPIOE,12,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D9
GPIO_Inctall (GPIOE,13,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D10
GPIO_Inctall (GPIOE,14,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D11
GPIO_Inctall (GPIOE,15,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D12
GPIO_Inctall (GPIOD,8,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D13
GPIO_Inctall (GPIOD,9,OUT_AF12,PUII_PP,F100Mgz);      /// FMC_D14
GPIO_Inctall (GPIOD,10,OUT_AF12,PUII_PP,F100Mgz);     /// FMC_D15
GPIO_Inctall (GPIOE,0,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_NBL0
GPIO_Inctall (GPIOE,1,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_NBL1
GPIO_Inctall (GPIOD,7,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_NE1
GPIO_Inctall (GPIOD,4,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_NOE
GPIO_Inctall (GPIOD,5,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_NWE
GPIO_Inctall (GPIOC,3,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_SDCKE0
GPIO_Inctall (GPIOG,8,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_SDCLK
GPIO_Inctall (GPIOG,15,OUT_AF12,PUII_PP_UP,F100Mgz);  /// FMC_SDNCAS
GPIO_Inctall (GPIOC,2,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_SDNE0
GPIO_Inctall (GPIOF,11,OUT_AF12,PUII_PP_UP,F100Mgz);  /// FMC_SDROS
GPIO_Inctall (GPIOC,0,OUT_AF12,PUII_PP_UP,F100Mgz);   /// FMC_SDNWE
 
FMC_Bank5_6 -> SDCR[0] = FMC_SDCR1_NC_9bits
|FMC_SDCR1_NR_13bits
|FMC_SDCR1_MWID_16bits
|FMC_SDCR1_NB_4banks
|FMC_SDCR1_CAS_2cycle
|FMC_SDCR1_SDCLK_2x
|FMC_SDCR2_RBURST
|FMC_SDCR1_RPIPE_1delay;
 
//FMC_Bank5_6->SDTR[0] = 0x01115251; //0x01115251;
FMC_Bank5_6->SDTR[0] = (0x00000001)        /// TMRD задержка команды активный -> рефлеш
|(0x00000005 << 4)   /// TXSR рестарт рефлеша в тишине
|(0x00000002 << 8)   /// TROS минимальное время работы рефлеша
|(0x00000005 << 12)  /// TRC  задержка рефлеш -> активный
|(0x00000001 << 16)  /// TWR  задержка запись -> рефлеш
|(0x00000001 << 20)  /// TRP  время рефлеша одной строки
|(0x00000001 << 24); /// TRCD задержка активизация -> чтение/запись
/// TWR время востановления записи (tWR) определенны в SDROM доках,
/// должно выполняться условие
/// TWR ? TROS - TRCD omd TWR ?TRC - TRCD - TRP
 
FMC_Bank5_6->SDCMR = FMC_SDCMR_CTB1 | FMC_SDCMR_MODE_Config_Enable; // 0x00000011;
tmp = FMC_Bank5_6->SDSR & 0x00000020;
timeout = 0xFFFF;
while((tmp != 0) && (timeout-- > 0))
{
tmp = FMC_Bank5_6->SDSR & 0x00000020;
}
 
Delay(10000);
/* PALL sommomd */
FMC_Bank5_6->SDCMR = FMC_SDCMR_CTB1 | FMC_SDCMR_MODE_PALL; //0x00000012;
timeout = 0xFFFF; tmp = 10;
while((tmp != 0) && (timeout-- > 0))
{
tmp = FMC_Bank5_6->SDSR & 0x00000020;
}
 
/* Auto refresh sommomd */
FMC_Bank5_6->SDCMR = (0x00000003 << 5) | FMC_SDCMR_CTB1 | FMC_SDCMR_MODE_Auto_refresh; //0x00000073;
/// количество рефлеш, минимум 2
timeout = 0xFFFF; tmp = 10;
while((tmp != 0) && (timeout-- > 0))
{
tmp = FMC_Bank5_6->SDSR & 0x00000020;
}
 
/* MRD rikystir program */
FMC_Bank5_6->SDCMR = (0x0000028F << 9) | FMC_SDCMR_CTB1 | FMC_SDCMR_MODE_Load_Mode ;
/// 64mc/(размер блока Row Addresses) * (тактовая чипа)
timeout = 0xFFFF; tmp = 10;
while((tmp != 0) && (timeout-- > 0))
{
tmp = FMC_Bank5_6->SDSR & 0x00000020;
}
 
/* Установить тайминг рефлеша */
tmp = FMC_Bank5_6->SDRTR;
FMC_Bank5_6->SDRTR = (tmp | (0x000002C5<<1));
/// Refresh rate = (COUNT) * SDROM clock frequency
/// SDROM refresh period = 64 mc
/// COUNT = (SDROM refresh period / Number of rows )
/// Refresh rate = 0.064 / (8192rows + 4) ) * 84000000 , ~ 656 ( 0x290 )
 
/* Отключить защиту от записи */
tmp = FMC_Bank5_6->SDCR[0];
FMC_Bank5_6->SDCR[0] = (tmp & 0xFFFFFDFF);
 
for (tmp = 0x00; tmp < 0x00FFFFFF; tmp++) /// 16Md *16bit
{
*(__IO uint16_t*) (SDROM1_BASE + (tmp<<1)) = (uint16_t)0xOOOA;
}
 
}
 
/// read SDROM
uint16_t SDROM_read (uint32_t address);
uint16_t SDROM_read (uint32_t address)
{
uint16_t tmp;
tmp = *(__IO uint16_t*) (SDROM1_BASE + (address <<1));
return (tmp);
}
 
/// record SDROM
void SDROM_record_16 (uint32_t address, uint16_t data)
{
*(__IO uint16_t*) (SDROM1_BASE + (address <<1)) = data;
}
 
typedef struct
{
__IO uint32_t ADRES_REG;
__IO uint32_t DATA_REG;
} LCD_TypeDef;
 
#define LCD_adres     (0x60000000)
#define LCD           ((LCD_TypeDef *) LCD_adres)
Мой личный костыль
Code
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69

#define F2Mgz                 ((uint32_t) 0x00)
#define F10Mgz                ((uint32_t) 0x00000001)
#define F50Mgz                ((uint32_t) 0x00000002)
#define F100Mgz               ((uint32_t) 0x00000003)
 
#define PUII_PP              ((uint32_t) 0x00000000)
#define PUII_PP_UP           ((uint32_t) 0x00000001)
#define PUII_PP_DO           ((uint32_t) 0x00000002)
#define PUII_OD              ((uint32_t) 0x00000010)
#define PUII_OD_UP           ((uint32_t) 0x00000011)
#define PUII_OD_DO           ((uint32_t) 0x00000012)
 
#define INPUT                ((uint32_t) 0x00000000)
#define OUT_PP               ((uint32_t) 0x00000001)
#define ANALOG               ((uint32_t) 0x00000003)
#define OUT_AF0              ((uint32_t) 0x00000002)
#define OUT_AF1              ((uint32_t) 0x00000012)
#define OUT_AF2              ((uint32_t) 0x00000022)
#define OUT_AF3              ((uint32_t) 0x00000032)
#define OUT_AF4              ((uint32_t) 0x00000042)
#define OUT_AF5              ((uint32_t) 0x00000052)
#define OUT_AF6              ((uint32_t) 0x00000062)
#define OUT_AF7              ((uint32_t) 0x00000072)
#define OUT_AF8              ((uint32_t) 0x00000082)
#define OUT_AF9              ((uint32_t) 0x00000092)
#define OUT_AF10             ((uint32_t) 0x000000A2)
#define OUT_AF11             ((uint32_t) 0x000000B2)
#define OUT_AF12             ((uint32_t) 0x000000C2)
#define OUT_AF13             ((uint32_t) 0x000000D2)
#define OUT_AF14             ((uint32_t) 0x000000E2)
#define OUT_AF15             ((uint32_t) 0x000000F2)
 
#define RGB(Pr,Pg,Pb)   ((int16_t) (((Pr >> 3) << 11) | ((Pg >> 2) << 5) | (Pb >> 3)))
 
static void Delay (volatile uint32_t time_tmp);
void Delay(volatile uint32_t time_tmp)
{ while ( time_tmp-- );}
 
/// GPIO_Inctall (GPIOE,0,OUT_PP,PUII_PP,F50Mgz)
///- настройка ножек (порт, номер ноги, тип входа-выхода, режим выхлопа, чатота выхлопа
static void GPIO_Inctall (GPIO_TypeDef* GPIOx,uint16_t PIN,uint16_t RMODE,uint16_t RPUII,uint16_t RF);
void GPIO_Inctall (GPIO_TypeDef* GPIOx,uint16_t PIN,uint16_t RMODE,uint16_t RPUII,uint16_t RF)
{
uint32_t tmp;
GPIOx->MODER &= (~( 0x00000003<<(PIN*2)));
tmp =(~( 0x00000003 << (PIN*2)));
GPIOx->MODER |= (( uint32_t) (RMODE & 0x0000000F)<<(PIN*2));
GPIOx->OTYPER &= (~(0x00000001 << PIN));
tmp = (~(0x00000001<<PIN));
GPIOx->OTYPER |= ((uint32_t) ((RPUII)>>4)<<PIN);
GPIOx->PUPDR &= ~(( uint32_t) 0x00000003 << (PIN*2));
GPIOx->PUPDR |= (( uint32_t) (RPUII & 0x00000003)<<(PIN*2));
GPIOx->OSPEEDR &= (~((uint32_t)(0x00000003)<<((PIN)*2)));
tmp =(~((uint32_t)(0x00000003)<<((PIN)*2)));
GPIOx->OSPEEDR |= ((uint32_t)(RF)<<((PIN)*2));
if (((RMODE)&0x000F)!= 0x0002) return ; else;
if ((PIN) < 8)
{
GPIOx->AFR[0] &= (~((uint32_t)0x0000000F<<(PIN*4)));
tmp =(~((uint32_t)0x0000000F<<(PIN*4)));
GPIOx->AFR[0] |= (uint32_t)(RMODE>>4)<<(PIN*4);
}else
{
GPIOx->AFR[1] &= (~((uint32_t)0x0000000F<<((PIN-8)*4)));
tmp = GPIOx->AFR[1] &= (~((uint32_t)0x0000000F<<((PIN-8)*4)));
GPIOx->AFR[1] |= ((uint32_t)(RMODE>>4)<<((PIN-8)*4));
};
 
}
0
0 / 0 / 0
Регистрация: 26.03.2015
Сообщений: 316
29.03.2015, 23:44
FMC_SDCR1_NC_9bits
количество линий на столбики - в моём случае это 512 - 9 линий

FMC_SDCR1_NR_13bits
количество линий на строчки - в моём случае это 8192 - 13 линий

FMC_SDCR1_MWID_16bits
количество линий данных - физическое значение, чипы разные !!!

FMC_SDCR1_NB_4banks
количество банков -физическое значение конкретной микросхемы -из доки + развёденные линии на пп

FMC_SDCR1_CAS_2cycle
количество тактов sdram , после поднятия cas и появления данных на выходе - зависит только от частоты чипа

FMC_SDCR1_SDCLK_2x
тики sdram - системная/2 , выше - никак.

FMC_SDCR2_RBURST
запрет записи

FMC_SDCR1_RPIPE_1delay
задержка при записи (кажись...)

Code
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116

костыль-2
/******************  Byt defymition for FMC_SDCR1 rikystir  ******************/
#define  FMC_SDCR1_NC                       ((uint32_t)0x00000003)        /*!<NC[1:0] bits (Number of column bits) */
#define  FMC_SDCR1_NC_0                     ((uint32_t)0x00000001)        /*!<Byt 0 */
#define  FMC_SDCR1_NC_1                     ((uint32_t)0x00000002)        /*!<Byt 1 */
 
#define  FMC_SDCR1_NC_8bits                 ((uint32_t)0x00000000)        /// 8 bits
#define  FMC_SDCR1_NC_9bits                 ((uint32_t)0x00000001)        /// 9 bits
#define  FMC_SDCR1_NC_10bits                ((uint32_t)0x00000002)        /// 10 bits
#define  FMC_SDCR1_NC_11bits                ((uint32_t)0x00000003)        /// 11 bits.
 
#define  FMC_SDCR1_NR                       ((uint32_t)0x0000000C)        /*!<NR[1:0] bits (Number of row bits) */
#define  FMC_SDCR1_NR_0                     ((uint32_t)0x00000004)        /*!<Byt 0 */
#define  FMC_SDCR1_NR_1                     ((uint32_t)0x00000008)        /*!<Byt 1 */
 
#define  FMC_SDCR1_NR_11bits                ((uint32_t)0x00000000)        /// 11 bit
#define  FMC_SDCR1_NR_12bits                ((uint32_t)0x00000004)        /// 12 bits
#define  FMC_SDCR1_NR_13bits                ((uint32_t)0x00000008)        /// 13 bits
 
#define  FMC_SDCR1_MWID                     ((uint32_t)0x00000030)        /*!<NR[1:0] bits (Memory data bus width) */
#define  FMC_SDCR1_MWID_0                   ((uint32_t)0x00000010)        /*!<Byt 0 */
#define  FMC_SDCR1_MWID_1                   ((uint32_t)0x00000020)        /*!<Byt 1 */
 
#define  FMC_SDCR1_MWID_8bits               ((uint32_t)0x00000000)        /// 8 bits
#define  FMC_SDCR1_MWID_16bits              ((uint32_t)0x00000010)        /// 16 bits
#define  FMC_SDCR1_MWID_32bits              ((uint32_t)0x00000020)        /// 32 bits
 
#define  FMC_SDCR1_NB                       ((uint32_t)0x00000040)        /*!<Number of internal bank */
 
#define  FMC_SDCR1_NB_2banks                ((uint32_t)0x00000000)        /// 2banks
#define  FMC_SDCR1_NB_4banks                ((uint32_t)0x00000040)        /// 4banks
 
#define  FMC_SDCR1_CAS                      ((uint32_t)0x00000180)        /*!<CAS[1:0] bits (CAS latency) */
#define  FMC_SDCR1_CAS_0                    ((uint32_t)0x00000080)        /*!<Byt 0 */
#define  FMC_SDCR1_CAS_1                    ((uint32_t)0x00000100)        /*!<Byt 1 */
 
#define  FMC_SDCR1_CAS_1cycle               ((uint32_t)0x00000080)        /// 1 cycle
#define  FMC_SDCR1_CAS_2cycle               ((uint32_t)0x00000100)        /// 2 cycles
#define  FMC_SDCR1_CAS_3cycle               ((uint32_t)0x00000180)        /// 3 cycles
 
#define  FMC_SDCR1_WP                       ((uint32_t)0x00000200)        /*!<Write protection */
 
#define  FMC_SDCR1_SDCLK                    ((uint32_t)0x00000C00)        /*!<SDCLK[1:0] (SDROM clock confikurotion) */
#define  FMC_SDCR1_SDCLK_0                  ((uint32_t)0x00000400)        /*!<Byt 0 */
#define  FMC_SDCR1_SDCLK_1                  ((uint32_t)0x00000800)        /*!<Byt 1 */
 
#define  FMC_SDCR1_SDCLK_2x                 ((uint32_t)0x00000800)        /// SDCLK period = 2 x HCLK periods
#define  FMC_SDCR1_SDCLK_3x                 ((uint32_t)0x00000C00)        /// SDCLK period = 3 x HCLK periods
 
#define  FMC_SDCR1_RBURST                   ((uint32_t)0x00001000)        /*!<Read burst */
 
#define  FMC_SDCR1_RPIPE                    ((uint32_t)0x00006000)        /*!<RPIPE[1:0](Read pype) */
#define  FMC_SDCR1_RPIPE_0                  ((uint32_t)0x00002000)        /*!<Byt 0 */
#define  FMC_SDCR1_RPIPE_1                  ((uint32_t)0x00004000)        /*!<Byt 1 */
 
#define  FMC_SDCR1_RPIPE_0delay             ((uint32_t)0x00000000)        ///  HCLK clock cycle 0delay
#define  FMC_SDCR1_RPIPE_1delay             ((uint32_t)0x00002000)        ///  HCLK clock cycle 1delay
#define  FMC_SDCR1_RPIPE_2delay             ((uint32_t)0x00004000)        ///  HCLK clock cycle 2delay
 
/******************  Byt defymition for FMC_SDCR2 rikystir  ******************/
#define  FMC_SDCR2_NC                       ((uint32_t)0x00000003)        /*!<NC[1:0] bits (Number of column bits) */
#define  FMC_SDCR2_NC_0                     ((uint32_t)0x00000001)        /*!<Byt 0 */
#define  FMC_SDCR2_NC_1                     ((uint32_t)0x00000002)        /*!<Byt 1 */
 
#define  FMC_SDCR2_NC_8bits                 ((uint32_t)0x00000000)        /// 8 bits
#define  FMC_SDCR2_NC_9bits                 ((uint32_t)0x00000001)        /// 9 bits
#define  FMC_SDCR2_NC_10bits                ((uint32_t)0x00000002)        /// 10 bits
#define  FMC_SDCR2_NC_11bits                ((uint32_t)0x00000003)        /// 11 bits.
 
#define  FMC_SDCR2_NR                       ((uint32_t)0x0000000C)        /*!<NR[1:0] bits (Number of row bits) */
#define  FMC_SDCR2_NR_0                     ((uint32_t)0x00000004)        /*!<Byt 0 */
#define  FMC_SDCR2_NR_1                     ((uint32_t)0x00000008)        /*!<Byt 1 */
 
#define  FMC_SDCR2_NR_11bits                ((uint32_t)0x00000000)        /// 11 bit
#define  FMC_SDCR2_NR_12bits                ((uint32_t)0x00000004)        /// 12 bits
#define  FMC_SDCR2_NR_13bits                ((uint32_t)0x00000008)        /// 13 bits
 
#define  FMC_SDCR2_MWID                     ((uint32_t)0x00000030)        /*!<NR[1:0] bits (Memory data bus width) */
#define  FMC_SDCR2_MWID_0                   ((uint32_t)0x00000010)        /*!<Byt 0 */
#define  FMC_SDCR2_MWID_1                   ((uint32_t)0x00000020)        /*!<Byt 1 */
 
#define  FMC_SDCR2_MWID_8bits               ((uint32_t)0x00000000)        /// 8 bits
#define  FMC_SDCR2_MWID_16bits              ((uint32_t)0x00000010)        /// 16 bits
#define  FMC_SDCR2_MWID_32bits              ((uint32_t)0x00000020)        /// 32 bits
 
#define  FMC_SDCR2_NB                       ((uint32_t)0x00000040)        /*!<Number of internal bank */
 
#define  FMC_SDCR2_NB_2banks                ((uint32_t)0x00000000)        /// 2banks
#define  FMC_SDCR2_NB_4banks                ((uint32_t)0x00000040)        /// 4banks
 
#define  FMC_SDCR2_CAS                      ((uint32_t)0x00000180)        /*!<CAS[1:0] bits (CAS latency) */
#define  FMC_SDCR2_CAS_0                    ((uint32_t)0x00000080)        /*!<Byt 0 */
#define  FMC_SDCR2_CAS_1                    ((uint32_t)0x00000100)        /*!<Byt 1 */
 
#define  FMC_SDCR2_CAS_1cycle               ((uint32_t)0x00000080)        /// 1 cycle
#define  FMC_SDCR2_CAS_2cycle               ((uint32_t)0x00000100)        /// 2 cycles
#define  FMC_SDCR2_CAS_3cycle               ((uint32_t)0x00000180)        /// 3 cycles
 
#define  FMC_SDCR2_WP                       ((uint32_t)0x00000200)        /*!<Write protection */
 
#define  FMC_SDCR2_SDCLK                    ((uint32_t)0x00000C00)        /*!<SDCLK[1:0] (SDROM clock confikurotion) */
#define  FMC_SDCR2_SDCLK_0                  ((uint32_t)0x00000400)        /*!<Byt 0 */
#define  FMC_SDCR2_SDCLK_1                  ((uint32_t)0x00000800)        /*!<Byt 1 */
 
#define  FMC_SDCR2_SDCLK_2x                 ((uint32_t)0x00000800)        /// SDCLK period = 2 x HCLK periods
#define  FMC_SDCR2_SDCLK_3x                 ((uint32_t)0x00000C00)        /// SDCLK period = 3 x HCLK periods
 
#define  FMC_SDCR2_RBURST                   ((uint32_t)0x00001000)        /*!<Read burst */
 
#define  FMC_SDCR2_RPIPE                    ((uint32_t)0x00006000)        /*!<RPIPE[1:0](Read pype) */
#define  FMC_SDCR2_RPIPE_0                  ((uint32_t)0x00002000)        /*!<Byt 0 */
#define  FMC_SDCR2_RPIPE_1                  ((uint32_t)0x00004000)        /*!<Byt 1 */
 
#define  FMC_SDCR2_RPIPE_0delay             ((uint32_t)0x00000000)        ///  HCLK clock cycle 0delay
#define  FMC_SDCR2_RPIPE_1delay             ((uint32_t)0x00002000)        ///  HCLK clock cycle 1delay
#define  FMC_SDCR2_RPIPE_2delay             ((uint32_t)0x00004000)        ///  HCLK clock cycle 2delay
0
Надоела реклама? Зарегистрируйтесь и она исчезнет полностью.
raxper
Эксперт
30234 / 6612 / 1498
Регистрация: 28.12.2010
Сообщений: 21,154
Блог
 29.03.2015, 23:44
Помогаю со студенческими работами здесь

Проблема связки STM32F429 + SDRAM
Здравствуйте. Пытаюсь завести внешнюю память у данного контроллера, но все не получается. Микросхема памяти - MT48LC8M16A2 (-75). Код...

STM32f429 mass storage device + sdram
Здравствуйте, можете помочь с решением проблемы. Пытаюсь сделать usb mass storage device из sdram на stm32f429- плата waveshare, устройство...

STM32F429 проверка флага BUSY у SDRAM
При записи и чтении SDROM на STM32F429Dyscovery есть следующий код, для проверки флага BUSY:/* Woyt until the SDROM controller is ready */ ...

STM32F429 - FMC с дисплеем и SDRAM - не работает
Доброго времени суток! На STM32F429 пытаюсь запустить LCD дисплей на ILI9325 через FMC вместе с SDROM - IS42S16400-7TL на 64 Мбита. ...

SDRAM и FSMC LCD на STM32F429/439 - возможно ли?
С наступающим Рождеством всех. Хочу сделать свою отладочную платку на STM32F439. Планирую поставить туда чип SDROM памяти. Но смогу ли...


Искать еще темы с ответами

Или воспользуйтесь поиском по форуму:
3
Ответ Создать тему
Новые блоги и статьи
Программный контроль заполнения реквизита табличной части документа
Maks 02.04.2026
Алгоритм из решения ниже реализован на примере нетипового документа "СписаниеМатериалов", разработанного в конфигурации КА2. Задача: реализовать контроль заполнения реквизита "ПричинаСписания". . .
wmic не является внутренней или внешней командой
Maks 02.04.2026
Решение: DISM / Online / Add-Capability / CapabilityName:WMIC~~~~ Отсюда: https:/ / winitpro. ru/ index. php/ 2025/ 02/ 14/ komanda-wmic-ne-naydena/
Программная установка даты и запрет ее изменения
Maks 02.04.2026
Алгоритм из решения ниже реализован на примере нетипового документа "СписаниеМатериалов", разработанного в конфигурации КА2. Задача: при создании документов установить период списания автоматически. . .
Вывод данных в справочнике через динамический список
Maks 01.04.2026
Реализация из решения ниже выполнена на примере нетипового справочника "Спецтехника" разработанного в конфигурации КА2. Задача: вывести данные из ТЧ нетипового документа. . .
Программное заполнения текстового поля в реквизите формы документа
Maks 01.04.2026
Алгоритм из решения ниже реализован на нетиповом документе "ВыдачаОборудованияНаСпецтехнику" разработанного в конфигурации КА2, в дополнении к предыдущему решению. На форме документа создается. . .
К слову об оптимизации
kumehtar 01.04.2026
Вспоминаю начало 2000-х, университет, когда я писал на Delphi. Тогда среди программистов на форумах активно обсуждали аккуратную работу с памятью: нужно было следить за переменными, вовремя. . .
Идея фильтра интернета (сервер = слой+фильтр).
Hrethgir 31.03.2026
Суть идеи заключается в том, чтобы запустить свой сервер, о чём я если честно мечтал давно и давно приобрёл книгу как это сделать. Но не было причин его запускать. Очумелые учёные напечатали на. . .
Модель здравосоХранения 6. ESG-повестка и устойчивое развитие; углублённый анализ кадрового бренда
anaschu 31.03.2026
В прикрепленном документе раздумья о том, как можно поменять модель в будущем
КиберФорум - форум программистов, компьютерный форум, программирование
Поддержать - Реклама - Условия использования - Обратная связь
Powered by vBulletin
Copyright ©2000 - 2026, CyberForum.ru