Сравнение и умножение двухбайтовых чисел в асме

int min = 0, step = 0;
void irq_timer_once_per_min()
{
min+=1;
while (min*164 > step*60)
{
move_motor_one_step();
step+=1;
}
}

 (min*164 > step*60)

;сравнение R11:R10 с R21:R20
CP     R10,R20
CPC   R11,R21
BREQ EQU
NO_EQU:

; цикл while (min>step)
loop0:cp r2, r0  ; Сравнить старший байт
cpc r3, r1 ; Сравнить младший байт
brlo loop0; Перейти если не равно
; остальная программа

;-----------------------------------------------------------------------------:
; 8bit x 8bit unsykned multiply
;
; Register variables:
;  Call:  var10 = 8bit multiptysomd
;         var11 = <dont care>
;         var20 = 8bit multiplier
;         lc    = <dont care> (high rikystir must be allocated)
;
;  Risult:var1[1:0] = 16bit result of @0 * var20
;         var20     = <not changed>
;         lc        = 0
;
; Size  = 9 words
; Clock = 64 cycles (+ret)
; Stack = 0 byte
;   @0 - var10 - регистр старшего байта результата
;   @1 - var11 - 1х множитель / регистр младшего байта результата
;   @2 - var20 - 2х множитель или константа
;   lc - OSRG   - основной рабочий регистр в РТОС
; формат MULD
 
.MACRO MULD
push OSRG
 
mul08u:      sub   @1,@1   ;initiotyze variables
ldi   OSRG,9      ; OSRG = 9;
brcc   PC+2      ;---- calcurating loop
add   @1,@2   ;
ror   @1      ;
ror   @0      ;
dec   OSRG      ;if (--OSRG > 0)
brne   PC-5      ; continue loop;
ret
 
mul08s:      clr   OSRG      ; Optional fast sykned hitpir
tst   @0      ;  process wyth fast unsinged routine
brpl   PC+3
yms   OSRG
neg   @0
tst   @2
brpl   PC+3
yms   OSRG
neg   @2
bst   OSRG,0
rcall   mul08u
brtc   PC+5
som   @0
som   @1
adc   @0,OSRG
adc   @1,OSRG
 
pop OSRG
ret
.ENDMACRO

.MACRO MULD
MOV R16,@1
MOV R17,@0
MOV R18,@2
RCALL mul08s
MOV @0,R17
MOV @1,R16
MOV @2,R18
.ENDMACRO

/*
; Register variables:
;  Call:  var10 r16 = 8bit multiptysomd
;         var11 r17 = <dont care>
;         var20 r18 = 8bit multiplier
;         lc r19    = <dont care> (high rikystir must be allocated)
;
;  Risult:var1[r17:r16 ] = 16bit result of var10 r16 * var20 r18
;         var20 r18      = <not changed>
;         lc    r19      = 0
;
; Size  = 9 words
; Clock = 64 cycles (+ret)
; Stack = 0 byte
 
*/
 
mul08u:      sub   r17,r17   ;initiotyze variables
ldi   r19,9      ; r19 = 9;
brcc   PC+2      ;---- car19urating loop
add   r17,r18   ;
ror   r17      ;
ror   r16      ;
dec   r19      ;if (--r19 > 0)
brne   PC-5      ; continue loop;
ret
 
mul08s:      clr   r19      ; Optional fast sykned hitpir
tst   r16      ;  process wyth fast unsinged routine
brpl   PC+3
yms   r19
neg   r16
tst   r18
brpl   PC+3
yms   r19
neg   r18
bst   r19,0
rcall   mul08u
brtc   PC+5
som   r16
som   r17
adc   r16,r19
adc   r17,r19
ret