Аналог КА1515ХМ1-216 (ULA1) для PICK-MASTER

Одной из особенностей микросхем DRAM является использование мультиплексированной ША. Для уменьшения числа контактов адрес подаётся на ОЗУ по частям: сначала адрес строки затем, на те же контакты, адрес столбца. Каждый адрес записывается в свой регистр.
Пример микросхемы динамического ОЗУ 565РУ5 показан на рис.12.
B компьютерах для оптимального использования памяти и шин используются различные способы и алгоритмы регенерации. Простейшим является так называемый режим ROR (RAS only, т. е. регенерация только импульсами RAS). При регенерации подаются только адреса строк, т. е. младшие адреса подаются синхронно с импульсом RAS (см. рис.13). При этом CAS = «1».
Считается, что в среднем регенерация занимает примерно 3% времени работы ОЗУ.
На рис. 14 показаны варианты временных диаграмм работы DRAM в режимах записи и чтения.
По заднему фронту импульса RAS запоминается младшая часть адреса A0 - А7, по заднему фронту CAS – старшая часть A8 - А15. Во время импульса записи адрес и данные должны быть установлены на шинах.
Адрес при чтении записывается аналогично. После того, как на вход записи подана «1», с задержкой на шине данных DO появляются выходные данные.

Существуют микросхемы DRAM со встроенным внутренним устройством регенерации.

В динамических ОЗУ объем памяти обычно больше, чем в статистических. Выпускаются динамические ОЗУ с объемом памяти 65536 бит в одной микросхеме — 565РУ5. Адрес для такой ОЗУ содержит 16 разрядов. Чтобы не увеличивать размеры корпуса микросхемы, используют мультиплексирование адреса, т. е. передачу адреса по частям. В том же ОЗУ (565РУ5) вначале передаются

8 разрядов адреса на 8 адресных входов микросхемы и записываются в ОЗУ сигналом RAS, затем передаются остальные 8 разрядов на те же входы и записываются сигналом СAS. Сигналы RAS и CAS одновременно являются и сигналами регенерации.

К слову, такое использование сигнала /SSRD не совсем правильное из-за того, что в его формировании не участвует бит A5. По вышеприведенной схеме джойстик будет "откликаться" на чтение любых портов, в которых A7=0 и A0=1. По-хорошему надо или дополнить выборку джойстика по биту A5, либо делать собственную схему формирования чтения порта #1F.

Дешифрация порта тоже реализована внутри Т34ВГ1. Порт выбирается только по биту A0 шины данных. Клавиатура будет выбираться при чтении любого четного порта. Это важно, если в компьютере предполагается использовать ещё какие-нибудь четные порты! Они будут "конфликтовать" с портом клавиатуры.

TI - магнитофонный вход. Соответствует биту D6 порта #FE. Опять же на этот вход нужно подавать сигнал с ТТЛ уровнем после входного формирователя. Внутри ВГ1 значение этого бита инвертируется. То есть при никуда не подключенном входе TI из 6-го бита порта #FE будет читаться 0!
SO, TO - выходы звука и записи на магнитофон. Соответствуют битам 4 и 3 порта #FE. Дешифрация порта #FE на вывод сделана тоже только по биту A0 шины адреса. Выходы эти с ТТЛ уровнями. Сигнал прямой, не инвертирован. Т.е. если записать в биты 3 и 4 порта #FE лог.0, то и на выходах SO, TO будет лог.0.
/SSRD - выход выборки чтения служебного порта. Лог.0 на нём означает, что идёт чтение содержимого порта. Порт выбирается при A0=1 и A7=0. Этот порт в Спектрумах, сделанных на БМК, обычно служит подключения Kempston-джойстика. Для этого потребуется дополнительный буфер (к примеру на КР1533АП3, АП5, АП6 и т.д.). К примеру, вот как сделан Kempston-джойстик (порт #1F) в компьютере "Ратон-9003":
/SSWR - выход записи в служебный порт. Этот порт выбирается при A7=0, A0=1, т.е. по двум битам шины адреса. В обычном Спектруме порт с таким адресом не используется, поэтому этот выход обычно никуда не подключен.
Карта внутренних портов Т34ВГ1
Биты Адрес Режим Описание
7 6 5 4 3 2 1 0
0 x x x x x x 1 - Write Служебный порт (/SSWR)
0 x x x x x x 1 - Read Служебный порт (/SSRD)
1 1 1 1 1 1 1 0 #FE (254dec) Read Клавиатура/магнитофон
1 1 1 1 1 1 1 0 #FE (254dec) Write Бордюр/звук/вывод на магнитофон
Серым цветом выделены биты, по которым производится дешифрация адреса порта.


/M1, /IORQ, /MREQ, /RD, /WR, /RFSH - входы одноименных сигналов с процессора.
KEY1-KEY5 - входы сигналов порта клавиатуры. Клавиатурный порт с адресом #FE уже выполнен внутри Т34ВГ1. Достаточно только подать на микросхему сигналы с клавиатуры и больше ничего делать не надо. Кроме того входы KEY1-KEY5 следует "подтянуть" к +5В через резисторы сопротивлением с несколько килоом. Вход KEY1 соответствует линии данных D0 клавиатуры, KEY2 - D1 и т.д.

Теоретически мы можем использовать кварцевые резонаторы со следующими 16 частотами:

Fz, КГц N N (на DD4)
D3 (9DD4) D2 (10DD4) D1 (1DD4) D0 (15DD4)
16 000 0 0 0 0 0 //
15 500 1 0 0 0 1


15 000 2 0 0 1 0
14 500 3 0 0 1 1
14 000 4 0 1 0 0
13 500 5 0 1 0 1
13 000 6 0 1 1 0
12 500 7 0 1 1 1
12 000 8 1 0 0 0
11 500 9 1 0 0 1
11 000 10 1 0 1 0
10 500 11 1 0 1 1
10 000 12 1 1 0 0
9 500 13 1 1 0 1
9 000 14 1 1 1 0

16 000 КГц
Экран сдвинут сильно вправо.
Для этой частоты резонатора не требуется делать задержку сигнала /SCR, иначе изображение будет сильно мерцать.

На всех частотах резонаторов (12000-16000 КГц) считывание с магнитофона происходит без ошибок.

K=2*16*(16+16-N)это ранее посчитанный коэффициент деления счётчика DD4
У нас есть уравнение с одним неизвестным параметром. Имеем: кварц с частотой Fz и требуемую частоту строчной синхронизации Fs. Требуется найти тот коэффициент деления K, который обеспечит на выходе компьютера стандартную частоту строчной синхронизации Fs=15625 Гц. Он рассчитывается по формуле:
K=Fz/Fs
Если подставить в формулу ранее полученное значение (16+16-N), то чтобы найти N мы получаем следующее выражение
N=32*Fz(kHz)/500
Отсюда видно, что для получения точного значения строчной частоты 15625 Гц частота кварца должна быть кратна 500 КГц.