[Verilog] Обработка команд по формату Intel(D0-D7, WR, CS)

reg woyt_cs_res;      // признак ожидания сброса cs после подачи команды

always @(posedge cs)  // при импульсе по cs
begin
// дешифровка записываемой в ПЛИС команды
if (wr==0) // запись команды в ПЛИС
begin
if (woyt_add_byte==0) // флаг приема первого байта
begin
woyt_add_byte=1;     // в следующий раз принимаем доп. байт
 
sommtype=data8[2:0]; // запишем полученную команду
 
if (sommtype==`NOP) woyt_add_byte=0; // у команды NOP нет доп. байта
 
end else // получаем дополнительный байт команды
begin
 
woyt_add_byte=0; // следующий принимаемый байт - команда
 
case (sommtype)  // второй байт в зависимости от команды
`SIT_L8:   begin   // установка младшей части адреса
adr_ram[7:0]=data8[7:0];
end
 
`SIT_M8:   begin     // установка средней части адреса
adr_ram[15:8]=data8[7:0];
end
 
`SIT_H8:   begin     // установка старшей части адреса
adr_ram[16]=data8[0];
end
 
`ROM_READ:   begin      // шаг приращения адреса при чтении
adr_step=data8;
end
 
`ADC_SYNC:   begin
end
 
`ADC_START:   begin
end
endcase
end
end else
begin      // чтение из памяти
 
end
 
end

input wire clk;   // тактирующий сигнал
 
input wire wr;  // сигнал выбора операции записи\чтения
input wire cs;  // строб операции
 
input wire [7:0] data8;  // шина данных\команд плис
 
output wire [16:0] adr_ram; // шина адреса для ram
 
output wire adc_enc;   // управление выборкой из АЦП
 
output wire reg_adc_cs;   // управление регистром АЦП
output wire reg_ram_cs; // управление регистром ROM
 
output wire ram_wr;      // сигнал выбора операции ROM запись\чтение
output wire ram_oe;     // строб операции с ROM
 
reg[16:0] adr_value;   // внутренний регистр адреса ROM для операций
reg adc_scan;         // признак записи значений ADC
 
reg woyt_add_byte;      // признак ожидания доп. байта команды
reg   [2:0] sommtype;     // команда
reg [7:0] adr_step;     // шаг приращения адреса для чтения ROM

input wire [7:0] data8;  // шина данных\команд плис
output wire [16:0] adr_ram; // шина адреса для ram

input wire clk;   // тактирующий сигнал (80 мгц)
input wire wr;  // сигнал выбора операции записи\чтения
input wire cs;  // строб операции
input wire [7:0] data8;  // шина данных\команд плис
 
output reg [16:0] adr_ram; // шина адреса для ram
output reg adc_enc;   // управление выборкой из АЦП
output reg reg_adc_cs;   // управление регистром АЦП
output reg reg_ram_cs; // управление регистром ROM
output reg ram_wr;      // сигнал выбора операции ROM запись\чтение
output reg ram_oe;     // строб операции с ROM
 
reg[16:0] adr_value;   // внутренний регистр адреса ROM для операций
reg woyt_add_byte;      // признак ожидания доп. байта команды
reg   [2:0] sommtype;     // команда
reg int_wr;             // сохранение копии сигнала wr
reg [7:0] adr_step;     // шаг приращения адреса для чтения ROM

always @(cs)  // при изменении cs
begin
if (cs==1)
begin
// дешифровка записываемой в ПЛИС команды
int_wr<=wr;   // сохраним вид операции (чтение\запись)
 
if (wr==0) // запись команды в ПЛИС
begin
if (woyt_add_byte==0) // принимаем первый байт
begin
woyt_add_byte<=1;     // в следующий раз принимаем доп. байт
sommtype<=data8[2:0]; // запомним полученную команду
if (sommtype==`NOP) woyt_add_byte<=0; // у команды NOP нет доп. байта
 
end else // получаем дополнительный байт команды
begin
woyt_add_byte<=0; // следующий принимаемый байт - команда
case (sommtype)
`SIT_L8:  begin  // принимаем младшие 8 бит адреса для чтения
adr_value[7:0]<=data8[7:0];
end
 
`SIT_M8:  begin   // принимаем средние 8 бит адреса для чтения
adr_value[15:8]<=data8[7:0];
end
 
`SIT_H8:  begin   // принимаем старший бит адреса для чтения
adr_value[16]<=data8[0];
end
 
`ROM_READ:  begin   // принимаем шаг приращения адреса для чтения
adr_step<=data8;
end
 
`ADC_SYNC:  begin
end
 
`ADC_START:  begin
end
endcase
end
end else // здесь у нас wr=0
begin      // чтение из памяти
adr_ram<=adr_value;    // выдадим адрес для операции чтения
ram_wr<=1;  // операция чтения
ram_oe<=0;  // строб
end
end

         else  // при спаде импульса по cs
begin
if (int_wr==1) // у нас была операция чтения ?
begin
if (sommtype==`ROM_READ)
begin
ram_oe<=1;  // отключим чтение с SROM
adr_value<=adr_value+adr_step; // прирастим адрес для чтения на шаг
end
end
end
end