![]() |
|
Другие темы раздела | ||||||||||||||||||
Программируемая логика Накапливающий сумматор конвейерной архитектуры Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо. https://www.cyberforum.ru/ programmable-logic/ thread1025628.html |
AHDL. Накапливающий сумматор Программируемая логика Здравствуйте,помогите,пожалуйста нарисовать функциональную схему накапливающего сумматора конвейерной архитектуры (6 разрядный).Накапливаются 6 разрядные данные в 10 временных дискретах.В каждом дискрете 7 отсчетов.Данные поступают синхронно,с периодическим повторением через 10 временных дискретов.Нужно использовать цепочку д -триггеров,с параллельной синхронной записью. Заранее спасибо. | |||||||||||||||||
Программируемая логика Quartus. Моделирование работы шифратора кода Грея Задание:Надо синтезировать схему устройства, а именно: Преобразователь двоичного ко-да в код Грея и описать его на основе Макрофункций в Quartus. Насколько я понял чтоб построить схему преобразователя мне нужен дешифратор и шифратор, после того как я его соберу мне нужно будет описать его на основе макрофункций и чтоб он выполнял функции преобразователя двоичного ко-да в код Грея. Что в Quartus... https://www.cyberforum.ru/ programmable-logic/ thread1025224.html |
Программируемая логика 8-ми разрядный сдвиговый регистр
https://www.cyberforum.ru/ programmable-logic/ thread1020311.html Здравствуйте. Нужно собрать 8 разрядный регистр с параллельным вводом и возможностью сдвига в сторону старшего разряда до появления в нем единиц. Смотрел в литературе, практически везде приводится сдвиг вправо(т.е младший разряд). Собрал со сдвигом вправо, вот прилагаю схему. Вопрос, разъясните пожалуйста, чем будет отличаться схема если сдвиг делать влево? | |||||||||||||||||
Программируемая логика Демультиплексор на 16 выходов Господа, добрый вечер ;) Вот такая задача попалась: Постройте демультиплексор на 16 выходов с использованием только базовых элементов микросхем серии К155. Определить нагрузочную способность выходов построенного узла. Сравнить характеристики полученного устройства с характеристиками микросхемы – мультиплексора аналогичной серии. В общем суть понятна, но с чего начать... Может у кого... |
Программируемая логика Определить число разрядов счетчика импульсов
https://www.cyberforum.ru/ programmable-logic/ thread1018939.html Здравствуйте! Помогите пожалуйста с решением задачи Применен время-импульсный метод преобразования интервала времени Δt в двоично-десятичный код. Какое минимальное число разрядов должен иметь счетчик импульсов, если частота опорных импульсов 1 МГц, а Δt = 0 – 5 мс ? Решение: Число импульсов: N = Δt*fo = 5*10-3*106 = 5000 5000 импульсов --> 212 = 4096 --> 12 разрядов ... | |||||||||||||||||
Программируемая логика Синтез и декомпозиция булевыми базисами Тема: Компьютерная электроника и задали задачки кто может подскажите. Реализовать на ИМС малой степени интеграции (И-НЕ) на мультиплексоре 8-1 (КП-7) булевы функции 4-х переменных. Сравнить число корпусов ИМС. 0 y = v (2,6,9,11,13,15) - удалено - Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее решения и какие результаты... https://www.cyberforum.ru/ programmable-logic/ thread1015008.html |
Программируемая логика VHDL. Не определен объект верхнего уровня Доброго времени суток! Пытаюсь написать суммирующий счетчик по модулю 10, но в процессе компиляции выскакивает ошибка: Error: Top-level design entity "wor3" is undefined Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings Error: Quartus II Full Compilation was unsuccessful. 3 errors, 0 warnings Вот то, что предшествует ошибке : Info: Running Quartus II Analysis &... | |||||||||||||||||
Программируемая логика Сумматор трех двухразрядных чисел Ребят,помогите собрать двухразрядный сумматор трех двоичных чисел на элементах И-ИЛИ-НЕ, уже какую неделю бьюсь-не выходит. https://www.cyberforum.ru/ programmable-logic/ thread1012994.html |
Программируемая логика VHDL. Тактирование модели сдвигового регистра
https://www.cyberforum.ru/ programmable-logic/ thread1012781.html Пишу потоковую модель для восьмиразрядного сдвигающего регистра. Подскажите, как учесть то что сдвиг должен производиться не по какому то значению на входе с а по перепаду, а то так сразу заполняется весь регистр сразу. | |||||||||||||||||
Программируемая логика Синтез и декомпозиция мультиплексора 8-в-1 Реализовать булеву функцию трёх переменных, используя ИМС малой степени интеграции, а также вторую схему на мультиплексоре 8 – 1. Сравнить число корпусов ИМС: У f = v (0,1,3,7) Подскажите что тут хоть писать надо. :) Добавлено через 34 секунды У-это игрик |
Программируемая логика Преобразователь кодов Грея в 8421
Доброго времени сток. Имеется задача
Наверх
|