Форум программистов, компьютерный форум, киберфорум

Форум программистов и сисадминов Киберфорум


КиберФорум - форум программистов и системных администраторов. Бесплатная помощь в решении задач по программированию, математике, физике и другим наукам, решение проблем с компьютером, операционными системами.
Войти
Регистрация
Восстановить пароль

Темы раздела Программируемая логика: ПЛИС, ПАИС

Как скачать Vivado?
Собственно вся тема в одном предложении - в названии? Блокировано, так как из России. И что делать? ОС Ubuntu.

EP1K100QC208 ошибка связанная с сигналам CONF_DONE
Всем добрый день, подскажите плиз. Сильно не пинайте, это мой первый чип такого плана. Чип EP1K100QC208 Сделал устройство, развел плату, при попытке программирования выходит ошибка связанная с...

Проблема с PLL
При разработке VGA контроллера столкнулся с такой проблемой: при использовании PLL в качестве генератора частоты пикселя (21.175 МГц) монитор не стартует. Но если использовать always @(posedge...

Перебор цепи ячеек памяти в один бит, с пропуском ячеек содержащих 0, кратковременно зажечь диод напротив ячейки с 1
Имеется цепь ячеек памяти размером в бит с рандомным содержимым. Нужно перебрать последовательно ячейки и зажечь диод, если содержимое ячейки равно 1. Программа Qucs. Заранее благодарен за помощь. По...

Вычитающий счетчик на JK в Multisim
Здравствуйте, мучаюсь уже несколько дней с заданием: "Собрать вычитающий счетчик на jk триггерах". Необходимо составить с коэффициентом счета 13, то есть, чтобы максимально он считал до 1100 (12),...

Разделяемая (двухсторонняя)или транслируемая память бывает?
Ведь можно в принципе воссоздать память, которая для записи в неё имеет одну шину данных и команд, и для чтения другую шину данных , ну можно и команд? Допустим что память просто транслируется...

IP Demosaic не работает в Vivado
Всем привет! Попробую работать с IP Demosaic в Vivado. Он содержит в себе 2 канала: CTRL и video. Я создал к нему тестбенч, в котором я с помощью AXI сначала в CTRL записываю 3 регистра (bayer...

Спроектировать схему триггера с соответствующей таблицей переходов
Дали такое задание спроектировать схему триггера с соответствующей таблицей переходов. Можете подсказать как именно сделать эту схему и на что смотреть в таблице Можете хоть показать начало...

Передача данных с ПЛИС на ПК через USB интерфейс
Делаю цифровой логический анализатор на ПЛИС, в частности на Альтере Cyclone V, Я уже сделал Гальваническую развязку и ограничитель напряжения, по идее смогу снимать сигнал и передавать в ПЛИС,...

Цикл for
Работаю в Quartus II 9.1 столкнулся с проблемой написания циклов (не только for), пример: for (int i = 0; i>100; i++) begin D = D + 1; end пишет ошибку при компиляции 1. Error...

Проектирование процессора
Всё началось в 2019 году, когда в Logisim был выполнен эскиз процессора, пародийного на RISC. Вся суть пародии заключалась в том, что для выполнения одной эффективной операции требовалось выполнить...

Схема регулирования яркости семисигментного индикатора
Здравствуйте можете пожалуйста помочь ,я только начинаю разбираться. Задание: Реализовать схему ,регулирующую яркость свечения каждого индикатора 7сегмертного индикатора отдельно посредством Dip...

Написать код на Verilog по схеме
Помогите написать код на VERILOG схема на картинке

Посоветуйте ПЛИС, на которой можно реализовать свой процессор
Основная черта процессора - то, что весь его КЭШ должен быть соединён шиной, имеющей пинов согласно разрядности процессора, шина должна выводить на специальный флаг Zero, при обращении к конкретной...

Прием и обработка сигнала на ПЛИС
Здравствуйте! Есть задача: получить сигнал с тепловизионной матрицы (640х480 п) в виде стандартного телевизионного сигнала (вывести видео на монитор). Сделать это надо на ПЛИС (altera...

Книга расстроила
И это всё, что связывает её со временем в самом прямом смысле слова Тактирование В устройствах 7-й серии реализована разнообразная методология систем так- тирования, которую можно подробно изучить...

ISE iMPACT для XC9536VQ44
Всем добрый день. Очень хочется подключить программатор DLC9LP к ПЛИС XC9536VQ44 и работать с этим ПЛИС через программу ISE iMPACT иметь возможность читать, стирать, и заливать прошивку в XC9536VQ44....

Примерно такой конвейер
Самый большой кэш, наверное самый первый в запуске который будет - кэш кода, если будет встречаться цикл loop with parameter LWP, то он будет подгружаться автоматически в кэш циклов, где счётчики...

Выбор FPGA для проекта
Привет всем!. Для одного проекта (я бы его обозвал звуковой картой) необходимо подобрать ПЛИС. На плис ляжет задача: 1) обмен данными с ПК через Pci-e в идеале х4 2) 12-14 выходов i2s 3) вход...

Ошибка при сборке проекта в Vitis 2019.2: SD data file does not exist
При сборке проекта возникает ошибка SD data file does not exist. Подскажите пожалуйста в чем может быть дело?

Проблемы с передачей данных FT601 + FGPA GOWIN
Здравствуйте. Есть задача подружить плис и USB мост FT601. Пишу на VHDL. Вроде бы сделал чтобы ПЛИС писал данные в порт и с компа запрашиваю их. Но есть какие то непонятные нюансы. Вот сам код...

Красные строки
Приветствую. При написании кода возникли проблемы (в некоторых моментах пользовался нейросетью). VHDL подписывает красным следующие строки. Общий код: library ieee; entity...

XC9572 защита флеш от чтения
Добрый день спецы. Подскажите пожалуйста на PLC XC9572 есть защита от чтения флеш памяти на которой хранится рабочая программа?

ИССЛЕДОВАНИЕ СЧЕТЧИКОВ ИМПУЛЬСОВ
Счётчик с коэф.пересчёта 5. Сижу весь день не могу понять почему у меня дальше 4-ёх не идёт. Хотя, вроде, обнуляю счётчики с помощью и-не..

Динамические адреса кэша в своём процессоре на FPGA
Всё что мешает сделать код короче, а сам алгоритм генератора более естественным: отсутствуют циклы модификации программы (код будет выполняться прямо из кэша). То-есть по прошествию генератором всей...

devstyle в xilinx sdk
Приветствую! Можно ли внедрить как-то devstyle в xilinx sdk?

Реализация автомата, заданного графом
Здравствуйте. Имеется граф, по которому нужно описать автомат(фото 1). Так же имеется пример графа и реализация подобного автомата (фото 2 и 3). в примере переходы из одного состояния в другое...

Можно ли микросхему ep4ce6e22c8N прошить как ep4ce6e22c8
N в конце обозначает отсутствие свинца внутри камня, если L - пониженное напряжение питания. В Quartus ll 13.0sp1 есть только ep4ce6e22c8 и ep4ce6e22c8L.

Lookup table синуса
Добрый день! Я хочу реализовать DDS и для этого логично нужна таблица поиска синуса в ПЗУ, я решил взять способ представления синуса через интерполяцию из книги Титце и Шенка 1982 года (да можно...

Переписать C++ на Verilog
Друзья, прошу помощи! Нужно переписать кусок кода С++ на Verilog как можно скорее. Возможна замена считывания со строки на входной файл, а вместо *(int*)0 = 0 можно написать вывод сообщения void...

элементарная логика
всем привет, может кто сталкивался с такой проблемой? Начинаю изучать ПЛИС. Контроллер EPM1270T144I5 семейства MAX II для начала хочу сделать чтобы проект работал как простые логические элементы....

VHDL
Срочно, нужна помощь с заданием. Вообще нет идеи решения Cоставить описание схемы генерации звука с частотой 440 Гц. Звук должен включаться при нажатии на кнопку KEY1 и выключаться при нажатии на...

Написать код для мультиплексора, компаратора,сдвиг- регистра и их тестбенчи
Написать код для мультиплексора, компаратора,сдвиг- регистра и их тестбенчи Нужно чтобы запускалось и работало в приложении Vivado 2019.1 Вот наработки тестбенча , но нужен еще сам код ...

Разделение числа
Как можно разделить число пятиразрядное двоично-десятичное(например число 10010(18) на 0001(1) и 1000(8)) с помощью логических элементов и преобразователей кодов(шифратор, дешифратор и т.п.)? я...

Реализация кэша команд без счётчика комнад
Дело в том, что в этой вычислительной машине больше типов данных, и они начинаются от архитектуры процессора. Здесь есть схема конвейера. https://www.cyberforum.ru/blogs/223907/blog8363.html Там...

Как в Multisim увеличить рабочее пространство?
Не влазят все схемы, а хотелось бы сохранить работу одним документом. Добавлено через 8 минут Спасибо ко зашел в тему. Уже разобрался: Edit->Properties->Workspace->Sheet size Можно задавать как...

Библиотеки для Multisim 10.1
Скачал multisim,там много микросхем,но нет которые мне нужны.Например счетчиков К155ИЕ6,или их аналогов.Искал доп библиотеки в нете,но ничего вкусного не нашел.Помогите кто чем может) Скиньте,если...

Моделирование простого счётчика на языке Verilog
Всем привет! При первых шагах по изучению языка Verilog, возникает задача моделирования двоичного счётчика. Я начал с простого 4-разрядного счётчика, чтобы увидеть временные диаграммы его работы....

стало скучно, решил освоить ПЛИС
посоветуйте с чего начинать? посмотрел мельком какието проекты... что за скриптовый язык используется и что он фактически описывает? хотелосьбы какойто вводный курс почитать и желательно на русском,...

Простой VGA адаптер из ПЛИС + DDR2 128МБ. Возможно?
Вобщем так. Захотелось мне для своих плат приделать графическую оболочку(платку), чтобы была возможность видеть много информации на мониторе. Или например редактировать какие либо параметры работы...

Счетчик на 5 на D-триггерах
Надо нарисовать схему счётчика (синхронный) на D - триггерах с пересчётом до 5-ти и с установкой в ноль. Я знаю, что надо использовать 3 D - триггера (т.к. Коэф. счёта = 2^n, то для того, чтобы...

Перевести в базис ИЛИ-НЕ
Не могу никак перевести эти функции в базис ИЛИ-НЕ. Помогите хотя бы пару

JK- триггер на элементах ИЛИ-НЕ
Подскажите, пожалуйста, схему JK триггера на элементах ИЛИ-НЕ.. очень-очень нужно

SDR приемник на ПЛИС
Если кто-то еще не знает, что такое SDR, советую перейти по ссылке. Год назад под впечатлением от указанной выше ссылки возникла идея собрать свой SDR приемник. На хабре была найдена очень хорошая...

Синтез счетчика на 7 на JК–триггерах
Препод желает получить от нас рабочие схемы счётчиков, мне выпал вариант: JK-триггера, М = 17, шаг = 7. По модулю 17 я с трудом сделал (синхронный), найдя необходимые сведения через гугл....

Multisim. Как построить временную диаграмму?
Дано задание: Создать схему 4-х разрядного регистра сдвига влево с асинхронной параллельной установкой и предварительной установкой в 0 на основе D-триггера с динамическим управлением. Саму схему...

Ошибки в Quartus II при компиляции
Доброго времени суток. Создала через qsys процессор nios, добавила его в проект квартуса и собрала схему. Схема элементарная: два входа (clk, reset) и один выход (led). При компиляции проекта в...

1-Wire:/DS2408/Матричная клавиатура 8x12 к ПЛИС
Здравствуйте! Суть: Разрабатываю устройство матричной клавиатуры 8x12 на основе DS2408 и К564ИР13: ...

Ячейка памяти на базе RS-триггера
Здравствуйте. Проблема такая. Необходимо синтезировать схему ячейки памяти на базе RS-триггера типа 2D с использованием квартус2. Что из себя представляет такая ячейка? Что такое тип 2Д?...

Построение схемы JK триггера
Здравствуйте, подскажите пожалуйста, как можно построить схему JK триггера на элементах: сумма по модулю 2, И ?

Сумматор в Quartus II
Здравствуйте, помогите пожалуйста, нужна простая программка для сумматора в quartus2 с описанием. Заранее спасибо.

Тестбенчи на VHDL
Может посоветует кто-нибудь какую-нибудь книжку, где можно почерпнуть советы по написанию тесбенчей на VHDL для совсем начинающих? Или покажет готовые примеры для разбора? Особенно меня интересует...

Программа для создания схем логических элементов
Нужна програмка что бы можно было собрать комбинационную схему вроде этой:

Нужна логическая схема 4-х разрядного сумматора или...
Ребят, помогите пожалуйста составить электросхему. есть 2 входных операнда, ограничение 4 разряда, схема должна выполнять любую из 16 логических функций + сложение, вычитание, деление, умножение +...

Алгоритм лифта
В университете пишу проект, нужно запрограммировать на FPGA управление лифтом. Один из модулей ищет следующий этаж. Входные данные такие: шина с сигналами, каждый из которых обозначает вызов из...

Построить 4х-разрядный реверсивный сдвиговый регистр на JK-триггерах
Мне нужно построить 4х разрядный реверсивный сдвиговый регистр на жк-триггерах. Прошу помогите, пожалуйста, мне это срочно нужно

Ищу литературу по SystemVerilog на русском
Какие существуют актуальные книги по SV на русском ? (Хаханов не в счет)

Сложение чисел в VHDL
Здравствуйте! Написал простую программу на VHDL для сложения двух беззнаковых чисел и столкнулся с проблемой, что не смог правильно переделать её для сложения чисел знаковых. Подскажите, что...

4-х разрядный сумматор
схема 4 разрядного сумматора на логических элементах. помогите составить. Добавлено через 12 минут http://autodor-book.com/publ/computing_systems/practice/laboratornaja_rabota_5/25-1-0-72 это то...

Передача сигналов с камер и обработка на ПЛИС
Здравствуйте. Вопрос задаю на будущее (прицеливаюсь). Суть: есть мысль сопречь 4 видео камеры, расположеные достаточно специфично на шарнире, на котором они будут вращаться с небольшой постоянной...

Магнитный пускатель в Multisim
Не хочу плодить темы, помогите мне сделать элементарный магнитный пускатель в "мультисиме". Реле которые там присутствуют одноконтактные.

Программатордля ПЛИС Xlinx USB
Мне тут на электрониксе дали ссылку www.mykrosontroller.net/articles/Xilinx ... AG-Adaptir заказал детали, буду собирать. пока перезавожу плату под ЛУТ. кто знает: 1) что за...

Реверсивный счетчик с предустановкой
Смоделировал схему реверсивного счетчика, в которому нужно указать: что бы он начинал счет с 5 и до 1017. Как задаются такие сигналы?

Xilinx. Перевод из 2-ой системы в десятичную и наоборот
подскажите как это сделать..

Максимальная тактовая частота ПЛИС
Знает кто как определить максимальную тактовую частоту для ПЛИС. Например, для ПЛИС фирмы Altera Cyclone V?

Формирователь импульса в Verilog
Подскажите пожалуйста в чем проблема. Идея схемы: Получаем внешний сигнал. Отсчитываем от переднего фронта задержку в n тактов И формируем импульс шириной в m тактов Вместо этого сигнал...

VHDL. Вычитающий двоично-десятичный счетчик
Построить устройство, представляющее собой два вычитающих двоично-десятичных синхронных счетчика, работающие с разными частотами. Смена состояний первого счетчика происходит через 0,25 секунды, его...

Отладочная плата для ПАИС (FPAA) Anadigm
Попались мне под руку микросхемы программируемых аналоговых интегральных схем (ПАИС) фирмы Anodygm AN220E04 и AN221E04, с динамической изменением параметров на лету. Вот тут о них вкратце на русском...

Xilinx ISE 14.1. Реализация конечного автомата генератора последовательностей
Всем привет. Стоит задача построения конечного автомата (КА) - генератора последовательности. Вариант исполнения, по сути, представляет собой реверсивный счетчик: Также мы имеем таблицу,...

Multisim. Построение комбинационной схемы
Здравствуйте! Помогите мне, пожалуйста, построить комбинационную схему по входной и минимизированной функциям, используя микросхемы(логические элементы?): 2И, 2ИЛИ, 2И-НЕТ в программе...

VHDL. Синхронный RS-триггер
Подскажите, пожалуйста, где у меня ошибки при построении синхронного not(RS)-триггера? (я новичок, только начинаю изучать язык) -- Интерфейс синхронного RS-триггера: library ieee; use...

Quartus. Моделирование работы шифратора кода Грея
Задание:Надо синтезировать схему устройства, а именно: Преобразователь двоичного ко-да в код Грея и описать его на основе Макрофункций в Quartus. Насколько я понял чтоб построить схему...

Семисегментный индикатор
Здравствуйте.У меня было задание создать прошивку для семисегментного индикатора от 0 до F,для этого прилагалась вот такая методичка,где создают прошивку для семисегментного индикатора от 0 до 9....

VHDL. Реверсивный счетчик
Всем привет Пытаюсь сделать курсовую ( 2й реверсивный счетчик со сбросом ) Врдебы все доделал да ошибка вылазит. Не могу понять что делать error : TRI or OPNDRN buffer ':968' already drives...

Реализация дешифратора в Quartus II
Моделирую дешифратор 4х16 Вот часть схемы В результате получается такая временная диаграмма В чем ошибка? :cry: Должно получиться вот так

Сумматор трех двухразрядных чисел
подскажите пожалуйста, как структурировать узел, который осуществляет суммирование трех двухразрядных чисел на элементах И-НЕ

Соединение шин разной разрядности в Quartus
Привет всем. Уже несколько дней бьюсь с проблемой. Надо восьмибитную шину одного модуля подключить к четырехбитной другого, взяв младшие биты. И никак не выходит, все время вылезает ошибка о...

Прошивка FPGA Xilinx через J-Link (поддерживает Xilinx Vivado, Xilinx iMPACT и ShypScope)
xvcjlink - переработанная версия, cделанная на основе проекта xvcd_jlink. Поддерживает работу новых чипов в Xilinx Vivado (проверено в версии 2017.4) Соответственно использование в программах...

Почему ПЛИС боятся использовать в ответственных приложениях?
Почему ПЛИС боятся использовать в ответственных приложениях? Ну где от надёжности работы ПЛИС зависит жизнь людей или дорогого оборудования. И где отказ ПЛИС может привести к катастрофе, которая...

VHDL. Не определен объект верхнего уровня
Доброго времени суток! Пытаюсь написать суммирующий счетчик по модулю 10, но в процессе компиляции выскакивает ошибка: Error: Top-level design entity "wor3" is undefined Error: Quartus II Analysis...

Мигание светодиодов (ПЛИС,VHDL)
Устройство моргания 4-мя светодиодами.По сути,программа очень простая.Но у меня в итоге светодиоды "бегают" (т.е. загорелся первый,потом сразу же следующий с частотой 1 Гц).А мне нужно чтобы диод...

Дешифратор с семисегментным индикатором VHDL
Интересно как реализовать индикатор, связать его с дешифратором и как пронаблюдать результат? Дешифратор: library IEEE; use IEEE.STD_LOGIC_1164.all; use ieee.std_logic_unsigned.all; entity...

8-ми разрядный сдвиговый регистр
Здравствуйте. Нужно собрать 8 разрядный регистр с параллельным вводом и возможностью сдвига в сторону старшего разряда до появления в нем единиц. Смотрел в литературе, практически везде приводится...

Накапливающий сумматор на VHDL
Доброго времени суток! Изучаю VHDL совсем не давно, так что не судите строго. Есть вот такая схемка, которая должна накапливать сумму результата умножения, при "i in 0 to 5". library IEEE;...

Построить модуль памяти заданной емкости на базе устройств памяти меньшей емкости с последовательным распределением адресов по устройствам
Подскажите пожалуйста кто сможет, как сделать вот это задание: Построить модуль памяти заданной емкости на базе устройств памяти меньшей емкости с последовательным распределением адресов по...

Алгоритм преобразования двоичного в двоично-десятичный код
Добрый день! Передо мной стоит задача реализовать на VHDL это устройство. Я вроде не нуб в учёбе, на других языках это легко реализовать как тут не знаю У меня была идея вначале двоичное число...

Метод Квайна и Квайна Мак-Класки
помогите с решением этими методами. Сильно запутался... Наведите пожалуйста пример!

Пример реализации Ethernet на плате Cyclone 2
Есть у кого пример реализации Ethernet на плате Cyclone 2 В итоге нужно получить чтоб приходящий сигнал записывался например на регистрах LED а потом отправлялся обратно через Ethernet

Разработка дешифратора управления девятисегментным индикатором
Записать логические функции, реализация которых с помощью девятисегментного индикатора обеспечит воспроизведение знаков. Разработать схему управления индикатором, провести её моделирование. Для...

VHDL. Суммирующий и вычитающий счетчик
делал лабу и столкнулся с задачей что необходимо реализовать счетчик на входе которого есть 2 тактовых сигнала, по одному из которых счетчик будет суммирующим а по другому вычитающим ? нужен совет...

Построить схему формирователя по временным диаграммам
Всем добрый вечер. Требуется по временным диаграммам построить схему. "Схематично" я ее набросал, а вот дальше - застрял. Закидываю, все, что имеется на данный момент. На выполнение данного задания у...

Схема деления и умножения частот
Задание: Составить схему которая осуществляет умножение и деление частот с использованием защелок и триггеров. На вход схемы поступает какая то частота ~Fsys. Схема должна состоять с триггеров (D,...

Вычисление арктангенса угла по заданной таблице тангенсов на VHDL
Столкнулся с такой задачей: Требуется написать блок вычисления арктангенса угла по заданной таблице тангенсов. Таблица определена в виде блока памяти, доступного только на чтение. Интерфейс блока...

Расчет адресного дешифратора для блока памяти
БП 1КБ из микросхем 256*8. Я так понимаю что выходов должно быть 4 которые идут к CS. Не знаю должны ли здесь быть OЕ. У меня есть пример дешифратора 2кб по 1кб. Там сперва задаются два адреса...

Программатор для ПЛИС/CPLD от Atmel
У Atmela есть микросхемы программируемой логики, например, ATF16V8B. Предполагаю приобрести для изучения CPLD как самый доступный из линейки (88руб. в чипидипе) Какой программатор нужен для этой...

Как нарисовать логическую схему?
Добрый день огромная просьба помогите нарисовать логическую схему ссылка на условие Заранее благодарен !

VHDL. Мультиплексор
1.Описать на поведенческом VHDL двоичный дешифратор «1 из n» с входным портом разрешения функционирования по уровню «1». 2. Описать при помощи процессов схему, изображенную на рисунке: -...

Положительная и отрицательная логика
Привет! Поясните, пожалуйста, что значит положительная, и что значит отрицательная логика?

Построение схемы в Quartus
Как построить такую схему в Quartus.

Multisim - Генератор прямоугольных импульсов
Нужно собрать эту схему в мультисиме. Никак не могу найти такой ОУ

Протокол SPI на VHDL
Добрый вечер! Это мой первый пост на форуме, поэтому если что не так сильно не бейте))). Пытаюсь реализовать на VHDL работу протокола SPI. Суть в следующем есть три блока мастер и два ведомых. Один...

Бегущая гирлянда на Verilog
Кто знает как сделать бегущую гирлянду из 8 светодиодов, а конкретнее как реализовать задержку в Verilog module girlyanda ( output reg led, input wire sw, input wire b ); integer i; always...

перевести в базис ИЛИ-НЕ
Помогите перевести данные уравнения в базис или не

Multisim. Делитель частоты
Здравствуйте. Проблема в том, что мне в схему надо вставить Делитель частоты. А я ни микросхему там найти не могу,ни что либо похожее.Работаю в среде multisim. Помогите найти его там...или как то...

J-K триггер на языке Verilog
Создать на языке Verilog в пакете ModelSim с использованием процедурного оператора always проект синхронного J-K триггера с одним прямым выходом q и следующими входами: - j, k – стандартные...

Quartus II. Двунаправленный сдвиговый регистр
Не знаю как сделать двунаправленный сдвиговый регистр. В методичке для сдвигового регистра используется элемент LPM_SHIFTREG.

Асинхронный RS-триггер VHDL
Задание: построить асинхронный RS-триггер на элементах И-НЕ. Построил схему триггера, но не получается реализовать логику с запоминанием предыдущего значения Q, как в таблице истинности ниже. ...

Четырехразрядный демультиплексор [VHDL]
Здравствуйте, может кто то знает чуток VHDL, помогите написать код для четырехразрядного демультиплексора на VHDL

Составить логическую функцию по схеме
Помогите, нужно записать логическое выражение к схеме. А я в этом ничего не понимаю. За ранее спасибо.

Quartus. Умножитель на логике
В квартусе нужно собрать простую схему умножителя из логических элементов и потом описать его на VHDL. Проблема в том что описать на Vhdl я его могу и созданный мною элемент работает, но с помощью...

программирование ПЛИС XILINX Virtex 4 в среде ISE 9.2
Доброго времени суток. Столкнулся с проблемой. Имеются две ПЛИС: XC4VFX20-10FFG672I и XC4VFX40-10FFG672I. Написал простейший проектик в VHDL в ISE 9.2, где 1 входной пин, 3 выходных. На входной...

Реализация ОЗУ в ПЛИС
реализовать ОЗУ для 8 разрядных значений с возможностью чтения по адресам задаваемым через свич и отображением на 7 сегментном индикатор. всего 8 свитчей,как сделать так,чтобы через 4 свитча можно...

Вывод результата на семисегментный индикатор (quartus 2,сумматор)
Доброго дня!Если кто может помочь буду признателен. Есть 8 битный сумматор на входе 2-ве 8-ми разряндные шины (число а и число б,с_out- перенес в более старший разряд) на выходе шина вывода (sum)....

Построение схемы по картам Карно
Есть таблица истинности. Из нее построил карты карно. А как теперь по картам карно построить схему? Можете помочь, желательно в квартусе, но принцип можете хоть в пеинте показать. Там 3 JK триггера...

VHDL. D-триггер
Помогите пожалуйста описать на VHDL D-триггер, который находится в Process_2. Я попытался описать его, но думаю, что неправильно: process_2: process(x1,x2,x3,x4) begin x3 <= x1 or x2;...

Преобразование двоичного в двоично-десятичный код Verilog
Написать код и протестировать в TestBench. Помогите пожалуйста. http://www.johnloomis.org/ece314/notes/devices/binary_to_BCD/bin_to_bcd.html нашел пример на сайте но не понимаю логики, как оно...

Как сгенерировать из VHDL схему?
Всем привет. Подскажите, как сгенерировать из vhdl-кода схему(расш. файла .bde) в Active-HDL?Нужен ли для этого матлаб?

Т-Триггер на ИЛИ-НЕ элементах и что это за триггер?
Здравствуйте. Нужно построить схему Т-Триггера через ИЛИ-НЕ элементы. Вот сам триггер http://content.foto.mail.ru/list/glugzik/_answers/i-6.jpg Вот есть схема на ИЛИ-НЕ для однотактного Т-триггера...

VHDL. Сортировка массива целых чисел
Есть задача: "отсортировать массив целых чисел" это дословно (да, я сам немного в недоумении). Ок. Язык VHDL, САПР Active-HDL. С синтаксисом разобраться не сложно. Подскажите как быть с архитектурой....

Задержка времени в Quartus II
Нужно реализовать задержку на включение и выключения двигателя! Как это реализовать в Quartus II в Blok diagram

Система управления светофорами, Нужно создать схему в LOGISIM
Система управления светофорами Смоделировать систему управления светофорами на загруженном перекрёстке. Система должна иметь несколько режимов работы: «час пик», «середина дня», «ночь». На подходе...

Прошивка ПЛИС
Приветствую, Интересует такой вопрос - будет ли шиться ПЛИС (Ottira EPM240) без подключенного клока?

Построение 8-ми разрядного АЛУ
Требуется построить 8-ми разрядное АЛУ, выполняющее операции сложения и вычитания операндов в двоичном доп. (не суть важно, можно и прямом или обратном) коде. Весь интернет облазил, нигде ничего...

Схема демультиплёксера
Не могу понять как создать в квартусе схему DMX(демультиплексор) с 13 выходами в базисе ИЛИ-НЕ . Кто то может хотя бы приблизительно нарисовать как это должно выглядить?

Калькулятор на ПЛИС
Здравствуйте, подскажите пожалуйста, как написать прогу для калькулятора от 0 до ff так чтоб с помощью 4 баттонов задавать +-*= на семисегментном индикаторе. подскажите как проще будет ее сделать?...

Ведомое устройство PCI
Всем привет) Задание: Ведомое устройство PCI Допускается реализация либо на отдельных элементах, либо на МК. На чём будет это проще сделать? Решил обратиться к интернету за временными...

Quartus Prime симуляция
Здравствуйте. Уже неделю бьюсь с такой проблемой: приобрел cyclone 4 EP4CE6, скачал Quartus Prime, установил, написал первую программу на Verilog (1 пину присваивается значение 2го), попытался...

4-х разрядный счетчик на JK-триггерах
Помогите построить подробную схему в logical circuit 4-х разрядного счетчика на JK-триггерах Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано...

Устройство сложения 4-х разрядных двоичных чисел
Здравствуйте, проблема следующая Необходимо разработать устройство, позволяющее производить сложение четырехразрядных двоичных чисел. Числа поступают в регистры А и В с одной четырехразрядной...

Асинхронный суммирующий счетчик на T-триггерах
Добрый день, нужна ваша помощь) Из Т-Триггеров составить и начертить схему суммирующего асинхроннного счетчика импульсов, считающего от нуля до N и переходящего в нулевое состояние в момент...

Построить сдвиговый регистр на 4 бита и получить из него арифметический сдвигатель
Народ, прошу помощи, в схемотехнике не шарю, словом вообще, а задание выполнить надо. Буду рад если поможете, в просторах интернета искал, находил только обычные(очевидно) сдвиговые регистры, я вот...

Схема сравнения двух четырехразрядных чисел
вот схема для сравнения больше. помогите мне что нужно изменить для схемы меньше

Многоразрядный демультиплексор Logisim
Почему то ошибка вылазит у Многоразрядного демультиплексора, красные провода. Хотя все схемы правильно составил. Само задание: Задание 1. Спроектировать одноразрядные мультиплексор и...

Задержка на схеме в Quartus
Объясните кто понимает чему равна задержка на данной схеме

Преобразователь двоичного 4-х разрядного числа в 2-10
Добрый вечер. Помоги пожалуйста, используя 2 корпуса ИС К155ИМ3 и необходимое количество любых логических элементов, построить схему преобразователя двоичного четырехразрядного числа в...

Счетчик 2-10 (VHDL, QUARTUS)
Здравствуйте! Дана задача - реализовать счетчик, работающий в двоично-десятич. коде, заданном таблицей: 0000, 0001, 0010 и т.д. Счетчик до 9 (1001), после девяти сброс на 0000. По данной таблицу...

Синтез мультиплексора 8 в 1
Требуется разработать мультиплексор 8 в 1

Кодовый замок на логических элементах в логисим
Доброго времени суток. У меня проблема, мне нужно сделать в программе Logisim кодовый замок (не собрать, просто на логике). В интернете есть всего одна схема замка cz1sd5DFmKc которая вроде...

CPLD - SDRAM контроллер (начинающий)
Нет раздела для начинающих, поэтому задам вопрос тут. Имеется в наличии: 1. Dev. board EPM570T100C5 2. ADC module AD9226 (модуль с двумя АЦП) 3. SRAM module IS62WV51216BLL 4. SDRAM module...

Увеличить разрядность регистра сдвига
помогите как с двух 8-разрядных регистров сделать 16-разрядный регистр Заранее спасибо

Реализация интерфейса PCI. Пакетная передача
Здравствуйте. Программирую ПЛИС, где необходимо реализовать интерфейс PCI. Нужно передавать большое количество информации, а все передается только под одному слову. Подскажите пожалуйста, на что...

Перевод кода VHDL на Verilog
LIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; Entity decoder is Generic (N: integer := 4); --для моделирование N=4 для...

Дешифратор 4x16
Добрый вечер. Помогите, пожалуйста. Используя 2 корпуса микросхемы К155ИД4 и необходимые логические элементы, синтезировать принципиальную схему дешифратора размерностью 4*16 без стробирования. ...

Схема синхронного D (T)- триггера
Задание: Реализовать поведенческое и структурное VHDL-описание синхронного D(T)- триггера. Построить временные диаграммы функционирования для обеих моделей. Вопрос 1: я так понимаю, сделать то же,...

AHDL. Умножитель 4-х разрядных чисел
Доброго времени суток! Дали задание: Разработать в AHDL схему двоично-десятичного умножителя четырехразрядных чисел с магистральным вводом-выводом данных. Рабочая восьмиразрядная магистраль...

Мультиплексор 16 в 1 на основе 4 в 1
мультиплексор типа 16-1 на основе мультиплексора 4-1 Нужна схема узла ЕОМ парные: ТТШЛ не парные: КМОН

Схема умножение двух 8-ми разрядных двоичных чисел
Здравствуйте, уважаемые форумчане! Есть задача: Построить схему умножения двух 8-ми разрядных двоичных чисел с анализом старших разрядов множителя и сдвигом частичной суммы в сторону старших...

Умножитель частоты на триггерах
Добрый день. Подскажите как реализовать умножение на 2 при помощи двух триггеров, сумматора и ИЛИ. Руководствуюсь словами: "Умножение: у вас есть фронт и спад, по ним сделать срабатывание (на...

Вопрос по схеме счетчика импульсов
Добрый день уважаемые электротехники, помогите разобраться с схемой счетчика импульсов. В текстовом документе описана структура счетчика, состоящая из 4 частей. С входным формирователем я...

Счётчик с модулем счета на 20 на jk триггерах
Помогите составить схему счётчика на 20 на JK триггерах . Не могу понять как это сделать . Сначало думал что от меня просто требуют 5 разрядный счётчик , но потом мне сказали что данный счётчик...

Неадекватная работа отладочной планы Cyclone IV
Доброго времени суток. В руки мне попала отладка cyclone 4, а именно rz-easyfpga a2.2. Ну и первым делом я конечно же решил проверить как она работает используя самую простую схему. Я в квартусе...

Как обратиться к mif/hex файлу в FPGA?
Здравствуйте! у меня есть hex/mif файл с какими-то данными. Как загрузить эти файлы в ПЛИС, чтобы при конфигурировании ПЛИС (после включения питания) можно было обратиться к этим файлам (они же будут...

Семисегментный индикатор verilog
Добрый вечер! Вопрос по коду: module Indicator_Sum_Count( output reg segments, input clk ); reg code; reg count;

Сколько различных решений имеет уравнение
Сколько различных решений имеет уравнение ( К v L v M ) ^ (~L ^ ~M ^ N )=1, где k,l,m,n- логическое переменные? ~; это по другому написана у мя как написать суда незнаю .она была похожа на это L ...

3-входовые И-НЕ
Как из 2-входовых И-НЕ сделать 3-входовые И-НЕ или 4-входовые?

Разработка дешифратора в Multisim. Есть загвоздки и неясности
Задание: «Разработка дешифратора управления девятисегментным индикатором» Записать логические функции, реализация которых с помощью девятисегментного индикатора обеспечит воспроизведение знаков....

Карты Карно. Минимизация логических функций
здравствуйте уважаемые форумчане. я не уверена в этот ли раздел форума нужно писать, так что если не туда написала, то извините:). 1 и 2 пункт вроде понятен, а вот с третьем беда. если кто может...

DHT11 и DE1 Altera
Здравствуйте. Решил попробовать подключить датчик температуры и влажности к DE1 Altera используя язык VHDL, но столкнулся с проблемой: В DHT11 '1' и '0' отличаются только длиной сигнала. Поэтому,...

Проект вычислителя функции в Quartus II
Задали сделать работу в совершенно незнакомой програме Quartus II...Весь опыт сводится пока только к выполнению из логических компонентов и мультиплексора схемы простеньгого контроллера. Здесь...

Задержка сигналов в ПЛИС
Добрый день, пишу первый проект на Quartus 2. Использую чип EPM3032ALC44, проект написал "Block Diagram/Schematic File" откомпилировал и прогрузил в чип (работает...). Вопрос в следующем, как...

Реализация кода Рида-Соломона на ПЛИС фирмы Altera типа FPGA
Всем привет! Нужна помощь в реализации кода Рида-Соломона на ПЛИС фирмы Altera типа FPGA. Среда разработки quartus, язык описания аппаратуры -HDL желательно AHDL или VHDL (но можно и Verilog)...

Мультиплексор "6 в 1"
Здравствуйте, помогите, пожалуйста, нужно построить на логических элементах мультиплексор 6 ->1.

4-х разрядный накапливающий сумматор с последовательной загрузкой
Прошу помочь с данным заданием . Сам могу делать только простые задания , ибо если бы это было не так то данного поста не было бы на данном форуме. Нужно разработать схему 4-разрядного...

Реализация JK-триггера на D-триггере
Здравствуйте ! Возник такой вопрос, необходимо реализовать ЖК триггер на Д триггере, использовав входы предустановки. т.е как то так, где кс - комбинационная схема, которую необходимо реализовать...

Системные требования Vivado
Собственно нужна ссылка на страницу, где будут указаны рекомендуемые системные требования, которым должен удовлетворять ПК для того, что бы работа Vivado на нём была комфортной, а синтез быстрым....

счетчик на триггерах quartus
здравствуйте,дана схема.как сделать так ,чтобы счетчик считал не от 3 до 14 ,а от 1 до 9?знаю,что надо поменять сигнал сброса,как это сделать

4-х разрядный сумматор на И-НЕ
Киньте принципиальную схему или подскажите литературу в какой можно посмотреть.

Синтезировать принципиальную схему
Помогите пожалуйста! Задана логическая функция. Составить таблицу истинности. Синтезировать принципиальную схему для реализации этой функции на микросхемах К155ЛА3, ЛН1, ЛА4, ЛЕ1, ЛА1. Определить...

Базис Шеффера
Чтобы не создавать новую тему еще 1 вопрос. Правильно ли применил базис Шефера ? В следующий раз за устраивание свалки в одной теме будет горчичник со штрихом Шеффера.

Числа с фиксированной точкой в ПЛИС
Такой вопрос: пусть имеется некий фильтр, синтезированный в Матлабе. Коэффициенты этого фильтра - дробные числа, числа с плавающей запятой. Допустим,надо перенести этот фильтр на ПЛИС или что-нибудь...

А как ПЛИС вообще могут быть устроены
Устройство и функционирование диода, конденсатора, резистора и транзистора понятно. Как из транзисторный ключ использовать в качестве элемента НЕ, понятно. Как параллельным соединением получить...

Проверка прошивки ПЛИС
Здравствуйте, имеется у меня устройство собранное на альтеровской ПЛИС зашитое и рабочее. Необходимо внести коррективы и дабы не запороть прошивку нужно узнать какой загрузочный файл зашит, а их у...

Реализация деления аппаратно
Здраво Уважаемые форумчане , в процессе учебы возникла задание разработать аппаратное деление двух 3-х разрядных чисел 6/3, читал книги, но везде разработка схемы деления объяснено ужато ,не...

Счетчик с коэффициентом деления =41
Здравствуйте! Решил задачку, но не уверен в правильном решении, проверьте пожалуйста. Рисунок и задачка в файле. Заранее спасибо!!! Составить схему счётчика на N. Дано: N=41 Тип триггеров:...

.bdf или .v, подскажите начинающему
Задача: На вход подается тактовая частота 50MHz. На выходе нужны импульсы этой частоты (каждый первый, каждый второй, каждый пятый и т.д., до каждого 100000-го. 50MHz тактирует АЦП и нужно...

Синтез схемы на основе мультиплексора (схемотехника)
Помогите пожайлуста разобраться как заполнить в таблице истиности Y (именно сам принцип как с переменными А, B, C, D работать) Прилагаю пример решенной задачи . Желательно по следушей формуле:

Карты Карно для триггера
Здравствуйте! очень прошу помочь мне с картами Карно. сам принцип заполнения я поняла, но заступорилась на объединении. нам как-то странно показали на одной задаче, что для J нужно объединять...

Вопрос про ПЛИС
Речь об распространенных Ottira и Xilinx. Верно ли что одни ПЛИС можно перепрограммировать бесконечно, а другие ограниченное количество раз? Какие сколько программируются?

Передатчик UART на Verilog
Всем привет! Кто-нибудь может помочь с созданием UART передатчика на Verilog. Примерно по таким сигналам. Работа передатчика разрешается установкой в 1 разряда TXEN регистра UCR. Если этот...

Нужен совет по подбору ПЛИС. Желательно Xilinx.
Добрый день. На работе стала задача обновить приборы, а точнее установить в новой их итерации GbE (гигабитный ethernet). Поскольку сами эти приборы веьма древние и собраны на альтерах времён царя...

Из 8421 в код с избытком n
Здравствуйте! Вот принципиальную схему для кода с избытком 3 могу сделать, а как быть если избыток равен 2?! Может кто подскажет где взять чтобы были написаны комбинации и для избытка 2 (как на...

Делитель, компаратор и умножитель на языке VHDL
Здравствуйте. Пытаюсь реализовать делитель, компаратор и умножитель на языке VHDL, задания выглядят следующим образом: Разработать следующие устройства: 1. Базовый триггер RS-T с предварительной...

Два пакета для ПЛИС фирмы Xilinx
Всем доброго здоровья! Прошу ответить на два вопроса. Мне надо сделать первые шаги по изучению технологии создания проектов для ПЛИС фирмы Xilinx. ) Вопрос 1. Имею книги описывающие работу с...

Схема 5-ти разрядного регистра с параллельной записью и последовательным выводом
Пожалуйста, помогите со схемой пятиразрядного регистра с параллельной записью и последовательным выводом со сдвигам на 4 вправо! Нужно этот регистр в мультисиме нарисовать. Пожалуйста! Очень срочно...

VHDL: Асинхронный вычитающий счётчик с предварительной загрузкой начального счёта на D-триггерах
Необходимо реализовать асинхронный 8-разрядный вычитающий счётчик с предварительной загрузкой начального счёта на D-триггерах на языке VHDL структурным способом. Сам D-триггер и вычитающий счётчик...

Двоично-десятичный счетчик VHDL Xilinx
Всем привет. Я новичок,и только занимаюсь изучением. Дали задание сделать двоичный десятичный счетчик по схеме в VHDL Xilinx. Ну раскрыл схему,обозначил сигналы,написал в Xilinx. Но при построении...

Синтез JK-триггера на Active-HDL
Нужно реализовать в Active-HDL синтез JK триггера на D,используя входы предустановки. Правила форума: 4.7. Как можно более полно описывайте суть проблемы или вопроса, что было сделано для ее...

Программа "Часы"
Здравствуйте, уважаемые форумчане!Помогите пожалуйста написать программу часов(есть семисегментный индикатор).спасибо!

Светофор VHDL
Здравствуйте! В вузе дали задание - описать поведение светофора, который включается по кнопке, а потом некоторое время на неё не реагирует. Проблема в повторном запуске. Не понимаю почему цикл не...

4-х разрядный сдвиговый регистр
Друзья, помогите пожалуйста с лабой, совершенно не понимаю, как её делать :( В общем, задача такая: Разработать схему 4х разрядного сдвигового регистра. Запись в регистр данных производится как...

Минимизация картами Карно
Помогите пожалуйста решить 1. Минимизировать логическую функцию методом карт Карно X1 X2 X3 X4 F(x) 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 - 0 1 0 0 0

Устройство управления АЦП на ПЛИС
Доброго времени суток всем У меня вопрос касательно ПЛИС. Необходимо реализовать на нем устройство управления АЦП и регистром. Время преобразования АЦП составляет 8мкс. Есть генератор тактовых...

Spartan 3e USB->UART
Доброго времени суток Вам! Нужна помощь, сижу голову ломаю не первый день, прочитал (наверное уже мегабайты) статей, так что глаза в мозолях. Разъясните пожалуйста, Если стоит цель из платы...

Сумматор на XOR/XNOR
Преподаватель задал построить сумматор с 4 входами на логических элементах XOR/XNOR и одном 7ми сегментном индикаторе.

RS-триггер в базисе И-ИЛИ-НЕ
Помогите пожалуйста, сделал схему на элементах или-не, нужно теперь переделать на элементах и,или,не

4-разрядный двоичный счётчик
Синтезировать на Т-триггерах 4-разрядный вычитающий двоичный счётчик с последовательным переносом и входом принудительного сброса в 0.

Проверка ПЛИС altera на работоспособность
Доброго времени суток, уважаемые. Подскажите новичку (абсолютному) как можно проверить ПЛИС Altera cyclone на работоспособность (есть подозрение, что она вышла из строя). Вкратце, имеется...

Разработать 4-х разрядный сумматор с записью результата алгебраического сложения двух двоичных чисел в выходной регистр
Разработать 4-х разрядный сумматор с записью результата алгебраического сложения двух двоичных чисел в выходной регистр. Исходные числа задаются в прямом коде с старшим - знаковым разрядом. Формат...

Quartus. Симуляция
Только начал знакомство с данной программой, но застрял на этапе построения временных диаграмм. При попытке получить диаграммы любой схемы, даже состоящей из одного логического элемента, получается...

Вычитание в дополнительном коде
если подаются 3 числа представленные в дополнительном коде и надо построить схему устройства по формуле (A*B)+-C то мне неясно вот что:как будет проходить вычитание если числа уже представлены в...

Разработать логическую схему устройства для выполнения арифметических и логических операций
разработать логическую схему устройства для выполнения арифметических и логических операций. Устройство должно включать арифметические и логические устройства, регистры и блок памяти. Исходные...

JK триггер на VHDL
Здравствуйте! 1. Исправьте пожалуйста, чтобы оно скомпилировалось. 2. Почему нельзя объявить сигналы в теле процедуры? signal C_S: std_logic; signal C_R: std_logic; ...

SystemVerilog. Как сделать стартовую инициализацию регистров?
Приветствую всех читающих это. Что я хочу сделать: мигать светодиодом с заданным периодом. Не могу никак понять, как сделать стартовую инициализацию регистров в SystemVerilog. Пишу под Altera,...

ПЛИС (синтез, оптимизация)
Здравствуйте, товарищи. Есть мой код АЛУ 32ух разрядного (операции + - / * на базисе xor, omd, or, not). Собственно вопрос первый - это вообще адекватный код, подойдет ли он к загрузке в ПЛИС? Какая...

Устройство вычитания двух 16-разрядных чисел
Новичок в этом деле, поэтому прошу наставить на путь истинный. Нужно построить устройство вычитания двух 16-разрядных чисел, представленных в прямом коде. Использовать синхронный сброс. Для начала...

У кого есть примеры проетов для ПЛИС фирмы Xilinx?
Здравствуйте! У кого есть примеры проетов для ПЛИС фирмы Xilinx? для любой серии и в любой САПР. Заранее спасибо!

Реверсивный сдвиговый N разрядный регистр на VHDL
Здраствуйте! Стоит задача написать описать реверсивный сдвиговый регистр на D триггерах. Схему я нарисовал но стоит вопрос , как реализовать подачу данных не на вход D1 а на Dn. Это первый вопрос....

Построение временных диаграмм сигналов
проверьте пожалуйста правильно ли я построил временные диаграммы

Verilog: # Error loading design (Ошибка загрузки дизайна)
При моделировании в среде, ModelSim выдает ошибку: # Error loading design Мой код: `timescale 10ns/100ps module Verilog1; wire out; reg pin; lab_1 g1(pin,out); initial

Сумматор с параллельным переносом
стала задача построить 4-х разрядный сабж цифровая электроника была давно, а время идет. поэтому нашел сий источник, дабы чуть облегчить себе задачу построения. но страницы явно отсканенные, а...

LVDS вход-выход на Verilog
Приветствую всех. Создаю устройство, работающее с LVDS линиями. Хочу написать пробный код на Verilog, а он не работает. LVDS на входе и выходе, в самом ПЛИС - одним "проводом". Посмотрите пожалуйста,...

Синхронный вычитающий счетчик на JK
Добрый день. Помогите построить счетчик. Используя необходимое количество синхронных JK-триггеров с прямым динамическим управлением и логикой 3И на входах J и K, синтезировать функциональную схему...

[Logisim] Логическая схема суммирующего двоичного счётчика
Ребята, не знаю в какой раздел написать... Надо собрать логическую схему суммирующего счётчика на Logisim'е. Помогите, пожалуйста :)))

Сдвиг на 2 разряда вправо
Добрый день, задание гласит следующим образом: Синтезировать регистр сдвига на 2 разряда вправо на D триггерах, регистр разомкнутый, ввод-вывод параллельно-последоватеьный. Не получается сделать...

VHDL. Кодировка в Manchester
Есть задание разработать синтезируемое VHDL-описание блока для типа кодировки манчестер.......Только вот непонятно, что и с чего начать..Расскажите в деталях, что нужно......Я понимаю нужно описать...

Собрать логические схемы в элементарных базисах в MultiSim
Собрать логические схемы следующих элементов с использованием базовых NOT,AND,OR,XOR,NAND,NOR,XNOR. В качестве входных сигналов использовать переключатели (switch), выходных - светодиоды (LED). ...

Преобразование двоично-десятичного кода в двоичный (VHDL)
Написать код и протестировать его(как я понимаю написать TestBench). Помогите пожалуйста

Нужно собрать схему в мультисиме 10, не могу найти компоненты некоторые
вот эти 2 компонента, подскажите пожалуйста где их найти, заранее спасибо)

Разработать 4-х разрядный счетчик на D-триггерах
Максимальное значение счетчика – 14 Шаг счетчика – 4 Счетчик производит вычитание Требуется восстановить таблицу истинности, минимализировать с помощью диаграммы Вейча и разработать 4-х...

Структурная схема АЛУ для чисел с фиксированной запятой
Дана операция \mid P1-P3\mid \rightarrow P3. Исходные операнды и результат изначально заданы в прямом коде. К началу выполнения составляемой микропрограммы операнды в прямом коде расположены в...

Quartus II, разделение шины
Здравствуйте. Делаю порт на quartus II. В основе порта двунаправленная шина на 16 бит, взял пин bidir (который сразу и in и out), протянул от него шину (допустим, A ). Но задание такое, что порт...

Verilog и светодиод
Всем привет. Начал изучат Verilog и сразу такой вопрос. Делаю тестовое задание мигания светодиодом для платы Altera DE2-115. Quartus 13.1 WEB Добавил pin assigment как требовалось через import...

Интерфейсы с ПЛИС: литература, примеры реализации
интересует вопрос можно ли где то нормально почитать и вообще найти примеры реализации интерфейсов связи, особенно интересует ONE Wire? i2c. Необходима информация желательно по созданию этого на...

Прием данных с АЦП AD7705 в ПЛИС
Здравствуйте! Помогите,срочно нужно написать программу для передачи данных с AD7705 на ПЛИС. Пытаюсь-не получается,а на этой неделе сдать надо.. Буду признателен.

Cоставить комбинационную схему по функции в базисе И-НЕ/ИЛИ-НЕ
Здравствуйте товарищи, не уверен что здесь что-то в этом понимают, но по идее должны, т.к. во многих ВУЗ'ах это входит в программу. Так вот, мне нужно исправить моё ДЗ, все верно, кроме последних 2ух...

Моделирование работы микросхемы КР1533ИР23
Здравствуйте! Дано микросхему КР1533ИР23. Есть две таблицы: в одной данные на вход, во второй выходные. Нужно создать алгоритм обработки этих данных. Заранее спасибо!

Вычисления с плавающей точкой в ПЛИС
Всем привет. Стоит задача вычисления методом Якоби собственных чисел и значений комплексной матрицы в ПЛИСине на VHDL. Я сделал его в Mathcad'е, што бы потом сравнить результаты. Вся проблема в...

Смоделировать регистровое устройство 74173
Где найти схему этого регистра. В нете я что то не нахожу. Кроме того интересует как это делать в электроник воркбенч-есть ли какие нюансы?

Модель 4-разрядного счетчика Джонсона на Verilog
Помогите разработать на Verilog модель 4-розр. счетчика Джонсона. Помогите пожалуйста

Сделать мультиплексор 4х1
Здравствуйте! Мне нужно составить мультиплексор, например 4х1, все было бы не плохо, если я был бы связан со схемами, а так нам дали задание и делайте, что хотите %-). Я 2 дня уже не могу найти...

Преобразование типа reg в integer в Verilog
Добрый день. Приведу маленький кусок кода: reg counter; always @ (posedge clkdiv) if (clkdiv) counter <=0; else counter <= counter + 2; reg dout2;

Не появляются пины и ошибки при компиляции
Пытаюсь сделать бегущую строку на cyclone v 5csema5f31c6, вообще не появляются пины и выходят ошибки при компиляции. Тексты программы были взяты из проекта бегущей строки марсохода. Как назначить...

Шифратор десятичного кода в двоичный код 8421
Помогите посмтроить шифратор, и если можно с подробными комментариями, спасибо. Построить шифратор для десятичных чисел 0,1...11,12 в двоичный код 8421

Каскадирование в VHDL
Здравствуйте уважаемые форумчане! В университете начал изучать VHDL. Но так вышло что на лекциях нам объяснили только основы языка,в духе общая структура проекта, именно это была последняя тема...Но...

Программа "Светофор"
Здравствуйте, уважаемые форумчане!Помогите пожалуйста написать программу "светофор"

КиберФорум - форум программистов, компьютерный форум, программирование
Powered by vBulletin
Copyright ©2000 - 2024, CyberForum.ru