VHDL. D-триггер

[VHDL] Синхронный RS-триггер
Подскажите, пожалуйста, где у меня ошибки при построении синхронного not(RS)-триггера? (я новичок, только начинаю изучать язык) --...

Выдает ошибку Error: VLM_0040: VHDL unit cannot be compiled as the target library name is not a legal VHDL identifier
выдает ошибку Error: VLM_0040: VHDL unit cannot be compiled as the target library name is not a legal VHDL identifier. # Compile failure...

Т-Триггер на ИЛИ-НЕ элементах и что это за триггер?
Здравствуйте. Нужно построить схему Т-Триггера через ИЛИ-НЕ элементы. Вот сам триггер ...

[VHDL] Смоделировать операционный автомат
для моделирование использую Active-HDL, и возникла такая проблема, нужно смоделировать операционный автомат, может ли ктото обяснить что...

Тестбенчи на VHDL
Может посоветует кто-нибудь какую-нибудь книжку, где можно почерпнуть советы по написанию тесбенчей на VHDL для совсем начинающих? Или...

[VHDL/Verilog] Реализовать защелку с входом разрешения
Есть задание,реализовать защелку с входом разрешения. Есть вот такая таблица истинности: enabled data gate Q(t) 0 0 0 X ...

[VHDL] Как в поведенческом стиле задать периоды?
Здравствуйте, не могли бы вы подсказать как в поведенческом стиле задать периоды? Допустим, мне необходимо сложить текущий период 4-ех...

Изучение VHDL
Всем привет. Мне нужно срочно разобраться с VHDL. Установила, что дальше делать - не представляю. Гугл не спасает. Книжек накачала -...