тому, что у вас есть над чем подумать и есть чем, чтобы решить свои задачи. Самая актуальная задача - выйти из зоны влияния на свою жизнь негативными факторами из вне, но всегда есть тот, у которого не хватает позитивных, чтобы оставить вас в ней. Влияние ещё такая вещь, что передается...

Не работает. Пришло время освоить и изучить тест-бенчи.
[CODE]module Trs
(input S, R, output Q);
xor xor_01 (G,S,Q);
DLC dlc_01 (Q,S,G,R);
endmodule

module Cascad
(input StartTact, InJamp, trsCommand, TrsStep, output MemoriOut);
and an2(an2_0, trsCommand, TrsStep);
and an3(an3_0, InJamp, an2_0);
and an4(MemoriOut, an3_0, StartTact);
endmodule


...

Адресный конвейер , или линия автономной дискретной активации ячеек и линия управления дискретностью (асинхронной или статической логики).
Так как работа над демкой в Verilog подзатянулась - чувствую что надо что-то выложить. Выкладываю.

Вообще схема сложна, потому...

Это впервые такое, безуспешно лепил примитив и решил почистить код, ...и среда вместо моего кода синтезировала другой. То что она синтезировала мне показалось тем что надо, если из кода модуля уберу примитив.
В общем она неявно указала мне что вот эти две схемы выполнят одну...

Если связать оператором assign "провода", но при этом ни один не подключить к внешнему входу или к выходу любого элемента или модуля внутри модуля, то среда не заведёт эти "провода" ни в один входящий пин любого элемента или модуля внутри модуля.
Это не удобно если...

Всё стало за этим модулем. Нужно было зажечь диод на плате согласно своей логике и представлении о таковой вообще.
Ранее выкладывал не рабочий модуль в коде.
Для tangnano 9k зажигает (запитывает) диод от модуля (разумеется Floor Planer нужно подготовить с пинами для подключения...

Купил мини ПК, ОС windows 11 pro. Полёт нормальный, всё работает, нужно просто выбрать нужный шнур из двух в комплекте FPGA Gowin.
Скриншоты прилагать нет нужды - всё работает, осталось освоить работу с осцилоскопом Gowin, спасибо им большое за эту фичу.
И да - жалею что когда то ругал...

Главное - всё работает. Жаль конечно что не от разработчика платы загрузчик.
[IMG]https://www.cyberforum.ru/blog_attachment.php?attachmentid=8921&stc=1&d=1722876963[/IMG]
Что-то во мне противилось применению этого метода, но потом в общем смирился - ведь все так делают. Всё работает - диоды мигают. Остался...

Давно смотрел на этот узел в схеме, решение мне понравилось, но как это описать на уровне терминологии - в голову как то не шло. Задача узла тривиальная - есть последовательная цепь, и если по цепи электронный ключ, ещё это называют управляемым буфером в Verilog, не пропускает сигнал,...

Так как у многих пригорает на предмет того, что якобы я считаю себя самым умным - нет, просто считаю что во всем нужно терпение и рассудительный подход.
Началось всё много лет назад, когда я впервые прочитал, что основа относительно полноценного AI - его зрение. Нету зрения...

Вероятно будет реализовано так, два порта выходящих на две шины к АЛУ, и один порт входящих данных. Аккумулятора не будет.

Исправление ошибки вообще ничего не стоило - всего лишь один провод заглушки ошибки звена цепи оказался не на своём месте. Как это случилось - не...

Кто-то считает себя превыше знаний и опыта накопленного человечеством, это знакомая ситуация.
Задал вопрос по соединениям шин в verilog, на этом форуме тишина, на форуме самохвальных спецов, ранее утверждающих что схема и verilog совершенно разные вещи - начали утверждать что...

Принялся за внешний модуль, в который будет входит цепь последовательной активации ячеек памяти, состоящая из [S]пяти[/S] шести-диодов шесть, звеньев, и стартовый загрузчик состоящий из трёх TRS триггеров.
Синтезированная цепь выглядит так
[CODE]module Mych
(input StartTact, Set, ResLim,...

Может по количеству символов в строке что-то не так. Но в общем, что сделал - да ничего:
[CODE]module Mych
(input StartTact, Set, ResLim, ResFil, Fillsin, limit, Run, Zero, Unit, InJamp,
output FinishTact, Finish, input wire [1:0]se[0:2], [1:0] se2 [0:2]);
genvar i;
generate
wire [2:0]FinishTac;
wire [2:0]Finis, OutJam[0:2], OutFillsi[0:2], OutStu1[0:2], OutFStu[0:2], OutFStu1[0:2];...

Модуль тут [url]https://www.cyberforum.ru/blogs/223907/blog8568.html[/url] .
Как-то сложно всё : что-то совпадает с книгами, что нет - и приходится пробовать самому.
Осталось соединить контакты...экземпляров. Делал как по статье в сети - среда ушла в раздумье 2 минуты при попытке открыть вьювер с четырьмя...

Он даже помогает работать над схемой в стороннем симуляторе. После компиляции становятся понятны некоторые схемотехнические недочёты, которые обусловлены были не логикой, а с наименьшей длиной проводв на схеме. После того как схему начал переводить на Verilog стало ясно что...

Заморочался с Xilinx, потратил впустую много времени, и устанавливал на убунту, и что только не делал - графического редактора в ISE не нашёл, возможно криво взломал лицензию (если это можно назвать взломом - подсунул ключи от другой IDE этой-же фирмы, что-то она съела, выдала таблицу...

Разговоры?
Зачем и о чём? Всё давно известно, мне ещё со школы - если что так.
[QUOTE]Сила тока в коллекторе, почти равная силе тока в эмиттере, изменяется вместе с током через эмиттер. Сопротивление резистора R мало влияет на ток в коллекторе, и это сопротивление можно сделать...

Узурпа́ция (от лат. usurpatio «овладевание»), Захват власти[1][2] — захват, присвоение, в особенности насильственное присвоение политической власти[3][4][5], насильственный, противозаконный приход к власти или присвоение чужих прав или полномочий[6][7].

Лицо, совершившее узурпацию,...

Дальше оказалось на час работы. Протестирую завтра в симуляторе. Запускается теперь кэш мостов на выполнение кода с любого выбранного звена и на любом заранее отмеченном звене останавливается, подавая сигнал о завершении. Единственный минус в том, что это никак не обособленно...

Доделал кэш мостов и его заполнение.
[url]https://habr.com/ru/articles/805883/[/url]
Теперь точно FPGA и Verilog.

Погорячился я сказав что это всё. Надо расширить функционал, используя то что уже есть сделать запуск следования по цепи и остановку в нужном месте с помощью механизма управления...

Разумеется архитектура процессора тоже будет совсем другой. Она тут описана в общем
[url]https://habr.com/ru/articles/794544/[/url] и тут
[URL="https://habr.com/ru/articles/799085/"]https://habr.com/ru/articles/799085/[/URL]

Схему кэша мостов и управления им доделал.
И даже в двух вариантах - в последнем немного...

Предположительно - сигнал будет распространяться со скоростью приближённой к максимальной скорости света, задерживающий фактор - управляемый буфер.
Два самых нижних горизонтальных провода - для задания двух крайних ячеек кэша мостов, триггеры Bridges которых надо заполнить....

Очевидно, что так или иначе - кэш мостов (надстройка над кэшем команд) даёт некий инструмент, который позволяет работать с ячейками в обход счётчика. Но декодеры-дешифраторы будут. Те-же что и с адресного пространства кэша команд, но вот работать они будут не только для обращения...

Оригинал тут. Это всё к материалу о своём процессоре.

[url]https://habr.com/ru/articles/799085/[/url]

Если честно - не хотел делать публикацию по схеме, но молчание участников в темах форума заставило. Идея очень не плохая и дополняет дерево моих работ публикуемых тут от корня (альтернатива...

[url]https://www.cyberforum.ru/blogs/223907/blog8427.html[/url]
Сигнал не пропускает только ячейка, содержащая выполняемую, в момент времени, команду. И если сигнал дошёл до конечного приемника - значит весь код выполнен. Сигнал не пропускает - только ячейка с которой читается код в настоящее время....

Это лучшее что могло прийти мне в голову в рамках проекта ... препроцессора. Постпроцессор я пока не брался проективровать.
Ну и в общем буду готовить материал к публикации, человек сказал что ему не безынтересно, так как он программирует FPGA, и я расчитываю на некоторую помощь,...

Пост процессор. Думал немного, как-же это всё должно работать, что такое ОС. Литературу тоже читал, разумеется, раньше, только у меня свой путь от процессора. Сама ОС - постпроцессор, традиционно называется средой, только это не совсем верно вроде как, потому что среда является...

Не все слышали, поэтому опубликую.
[QUOTE]Зевс и черепаха
Басня Эзопа

Зевс справлял свою свадьбу и устроил пир для всех животных. Опоздала на пир только черепаха.
Не понимая, почему она опоздала, Зевс спросил, отчего она одна не пришла вовремя?
Черепаха ответила:...

Селал запись в блоге.
[url]https://3dtoday.ru/blogs/accurate-random/poka-cto-tolko-dlya-raboty-no-eto-sokratit-poteri-vremeni-vo-mnogom-dlya-menya-tocno#comment-973915[/url]
Человек оставил фото, решив что оно наделяет смыслом его текст.
Текст моей записи.
[SPOILER][QUOTE] Добрых суток много лет. Всё так решил выползти за рамки своего...