Рабочий модуль на базе примитива DLC от производителя.

module Trs
(input S, R, 
 output Q);//reg
//always @(R, S)
//  begin
//     if(R)
//        Q  <= 1'b0;
//     else if(S) 
//        Q  <= 1'b1;
//  end
 
xor xor_01 (G,S,R);
DLC dlc_01 (Q,S,G,R);
endmodule
module pprobe (input c,output led);    // 6 LEDS pin);
Trs trs1(,,led);
//not n0(led1, ttt);
endmodule

Vhdl Instantiation:
COMPONENT DLC
GENERIC (INIT:bit:=’0’);
PORT(
Q:OUT std_logic;
D:IN std_logic;
G:IN std_logic;
CLEAR:IN std_logic
);
END COMPONENT;
uut:DLC
GENERIC MAP(INIT=>’0’)
PORT MAP (
 Q=>Q,
 D=>D,
 G=>G,
 CLEAR=>CL